HDLBits Exams/m2014 q6b

最新推荐文章于 2024-10-12 17:04:25 发布

闪光的正幸

最新推荐文章于 2024-10-12 17:04:25 发布

阅读量503

点赞数

分类专栏： FPGA HDLBits刷题文章标签： fpga开发

本文链接：https://blog.csdn.net/qq_43406377/article/details/129230743

版权

FPGA HDLBits刷题专栏收录该内容

49 篇文章 2 订阅

订阅专栏

该篇内容涉及一个Verilog模块，名为top_module，处理输入y和w，输出Y2。状态机根据y和w的值在预定义的状态A到F之间切换，当状态为C或D时，Y2输出为1。代码展示了一个简化的状态更新逻辑，不包括完整的Verilog流程。

摘要由CSDN通过智能技术生成

1、这个题跟上一个题目（没有发博客感觉太简单，而且跟这个是一样的）一样刚开始没反应过来要干啥，后来才知道就是看y[2]啥时候为1；

2、其次这个只是一个状态机切换的过程不是完整的verilog流程。

完整代码如下：

module top_module (
    input [3:1] y,
    input w,
    output Y2);
    reg[2:0] state,next_state;
    parameter A=0,B=1,C=2,D=3,E=4,F=5;
    always@(*)begin
        case(y)
        	A:next_state=w?A:B;
            B:next_state=w?D:C;
            C:next_state=w?D:E;
            D:next_state=w?A:F;
            E:next_state=w?D:E;
            F:next_state=w?D:C;
            default:next_state=A;
        endcase      
    end
    assign Y2=(next_state==C)||(next_state==D);

endmodule