计算机组成原理实验2存储器实验

该实验介绍了如何在FPGA中使用Quartus17.1设计平台配置LPM_ROM和LPM_RAM。通过4学时的实验,学生将掌握LPM_ROM的设置,理解ROM和RAM的工作特性,并通过编辑MIF文件配置数据。实验结果通过仿真波形验证了LPM模块的功能。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

一、实验学时
4学时
二、实验目的
(1)掌握 FPGA 中LPM_ROM 的设置,作为只读存储器,ROM 的工作特性和配置方法;
(2)在初始化存储器编辑窗口中,编辑mif 文件,配置ROM中的数据,以 mif 格式文件加载于 LPM_ROM 中;
(3)验证 FPGA 中 LPM_ROM 的功能。
三、实验环境
硬件资源:PC机或笔记本电脑,康芯实验箱;软件资源:Quartus17.1设计平台。
四、实验原理
ALTERA 的 FPGA 中有许多可调用的 LPM (Library Parameterized Modules)参数化的模块库,可构成如 LPM_ROM、LPM_RAM_IO、LPM_FIFO、LPM_RAM_DQ 的存储器结构。 CPU 中的重要部件,如 RAM、ROM 可直接调用他们构成,因此在 FPGA 中利用嵌入式阵列块 EAB 可以构成各种结构的存储器,LPM_ROM 是其中的一种。
如下图2.1所示,LPM_ROM 有 3 组信号:地址信号 ADR[6…0 ]、数据信号Q[31…0]、时钟信号 CLK,其参数都是可以设定的。由于 ROM 是只读存储器,所以它的数据口是单向的输出端口,ROM 中的数据是在对 FPGA 现场配置时,通过配置文件一起写入存储单元的。
LPM_RAM 有 5 组信号:地址信号 ADR[6…0 ]、数据信号Q[31…0]、时钟信号 CLK,数据信号DATA[31…0],写使能WREN控制DATA[31…0]将数据写入存储单元,其参数都是可以设定的。由于 RAM 是读写存储器,所以它的数据口是双向的。

ROM

一. 实验目的 1. 了解存储器的组成结构,原理和读写控制方法 2. 了解主存储器工作过程中各信号的时序关系 3. 了解挂总线的逻辑器件的特征 4. 了解和掌握总线传送的逻辑实现方法 二. 实验原理 1.基本操作:读写操作 读操作是从指定的存储单元读取信息的过程;写操作是将信息写入存储器指定的存储单元的过程 2.读写操作过程 首先要由地址总线给出地址信号,选择要进行读写操作的存储单元,然后,做写操作时,先从数据总线输入要存储在该单元的数据,通过控制总线发出相应的写使能和写控制信号,这时,数据保存在该单元中;做读操作时,只要通过总线发出相应的读控制信号。该数据就出现在总线上了 3. 总线传送 计算机的工作过程,实际上也就是信息的传送和处理过程,而信息的传送在计算机里面频度极高,采用总线传送必不可少,它可减少传输线路、节省器件、提高传送能力和可靠性。总线传送器件中大量使用的是三态门。三态门(ST门)主要用在应用于多个门输出共享数据总线,为避免多个门输出同时占用数据总线,这些门的使能信号(EN)中只允许有一个为有效电平(如低电平),由于三态门的输出是推拉式的低阻输出,且不需接上拉(负载)电阻,所以开关速度比OC门快,常用三态门作为输出缓冲器。其中74LS244是专用做挂总线用的三态门器件之一。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值