SPI、PCI、IIC、UART、GPIO、AXI4协议总结大全

1、GPIO

1. 通用可编程IO接口，
2. 对于简单的外围设备或者电路，需要CPU为之提供控制手段，仅仅需要一位开关电路
3. 接口至少有两个寄存器（通用IO控制寄存器和通用IO数据寄存器），数据寄存器的各位都直接引到芯片外部，而对于这种寄存器中的每一位的作用，即每一位的信号的流通方向，则可以通过控制寄存器中对应位独立的加以设置。

2、SPI

1. 高速、全双工、同步的串行通信总线，
2. 主要应用EEPROM、FLSH、ADC等慢速外设器件通信）。
3. 主从方式进行工作，至少一个主设备，普通串行通信至少一次传输8位，SPI可以一位一位传输，因为SCK时钟线由主控设备控制。
4. 4条线，串行时钟线（SCK），主机输入和从机输出数据线（MISO），主机输出和从机输入数据线（MOST），低电平有效的从机选择线(CS)。CS从设备使能信号，由主设备控制，只有该信号为预先规定的使能信号，对该芯片的操作才有效，这就允许再统一总线上连接多个SPI设备。
5. 点对点通信中，接口不需要进行寻址操作，但是没有指定的流控制，没有应答机制确认是否接收到数据。

3、PCI

1. Peripheral Component Interconnect外围器件互联，一种局部并行总线标准，支持32位和64位两种位宽，时钟频率位33MHZ。
2. PCI总线是树形结构，独立于CPU总线，可以和CPU总线并行操作，PCI总线上可以挂接PCI设备和PCI桥片，
3. PCI总线上只允许有一个主设备，其余均为从设备，而且读写操作只能在主从设备之间，从设备之间的数据交换需要通过主设备中转。

4、AXI4

1. 新一代FPGA中采用的基本都是AXI4总线协议，
2. 分离的地址/控制、数据相位；
3. 基于BURST的传输，只需要传输首地址；
4. 使用字节线来支持非对齐的数据传输；
5. 分离的读、写数据通道，提供低功耗DMA；5个独立的传输通道（读地址/写地址，读数据/写数据，写响应通道）
6. 支持多种寻址方式；支持乱序传输；

5、UART

     通用串行异步收发协议；包含TTL电平的串口和RS_232电平的串口，TTL是一种电平逻辑，晶体管-晶体管逻辑，(当输入电压高于2V，逻辑1………)，单片机接口一般为TTL电平，RS-232，为负逻辑，（负12V代表高电平逻辑1，正12V代表低电平逻辑0）

            三条线：TX,RX,GND

             TX：发送数据端，连接对面设备RX；

             RX：接收数据端，连接对面设备TX；

             GND：保证两设备有统一的参考平面。

 6、IIC

1. 1. 1. 串行半双工总线，两线式一条是双向串行数据线SDA，一条是串行时钟线SCL；用于连接微控制器及其外围设备。多用于主控制器和从器件之间的主从通信，在小数据量场合使用，传输距离短，任意时刻只有一个主机。
      2. 在CPU与被控IC之间，IC和IC之间进行双向传送，高速IIC总线可以到达400kbps以上；传输速率小于SPI；
      3. IIC主设备：主要产生时钟，产生起始信号和停止信号；IIC从设备：可编程的IIC地址检测，停止位检测；
      4. IIC支持多主控，支持不同速率的通讯速度；
      5. SCL和SDA都需要上拉电阻，保证数据的稳定性，减少干扰；
      6. 为了避免总线信号的混乱，要求各设备连接到总线的输出时必须是漏极开路（OD）输出或者集电极开路（OC）输出。
      7. IIC总线三种类型信号：开始信号，终止信号和应答信号（后两个信号可不要）
         1. 起始信号：SCL为高期间，由高到低（主机发送）
         2. 终止信号：SCL为高期间，由低到高（主机发送）
      8. 每发送一个字节，等待应答信号（接收端拉低DSA数据线），然后再继续发送
      9. 总线寻址：在起始信号之后，发送一个字节数据，包括从机地址和读/写命令，用来寻址