BUFG、IBUFG等与全局时钟资源相关的原语简介

同步时序电路基于时钟沿触发设计，对时钟的周期、占空比和延时、抖动提出了更高的要求，为了满足同步时序设计的要求，一般要求在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。全局时钟资源一般采用全铜工艺，并且设计专用时钟缓冲与驱动结构，从而使得全局时钟达到芯片内部的所有可配置单元（clb）、i/o单元和选择块RAM的时延和抖动都最小。

与全局时钟资源相关的原语：

1、IBUFG：输入全局缓冲，是与专用全局时钟输入管教相连接的首级全局缓冲。所有的从全局时钟管脚输入的信号必须经过IBUF元。

2、IBUFGDS：IBUFG的差分形式

3、BUFG：全局缓冲，它的输入时IBUFG的输出，BUFG的输出达到FPGA内部的IOB、CLB、选择性块RAM的时钟延迟和抖动最小

4、BUFGCE：带有时钟使能端的全局缓冲

5、BUFGMUX:全局时钟选择缓冲：两个输入，一个选择则控制端，一个输出

6、BUFGDLL:BUFG+DLL

7、DCM：数字时钟管理单元，主要完成时钟的同步、移相、分频、倍频和去抖等，几乎所有的DCM应用都要使用全局缓冲资源（ISE_Architecture Wizard产生）

8、BUFGP：IBUFG+BUFG

9、IBUFG+BUFG

10、IBUFG+DCM+BUFG：通过DCM模块不仅对时钟进行同步、移相、分频混合倍频等变换，而且使全局时钟的输出达到无抖动延迟

11、普通信号+BUFG：驱动普通信号的输出

12、IBUFDS：差分信号输入缓冲器，支持低压差分信号（LVCMOS、LVDS）

13、OBUFDS：差分输出时钟缓冲器