硬件
文章平均质量分 88
LessIsMore/
这个作者很懒,什么都没留下…
展开
-
IC秋招总结:FIFO相关提问
秋招基本结束,来总结一下从实习面试到秋招面试以来面试会问到的FIFO相关的问题(全面汇总)。原创 2024-10-17 13:30:21 · 550 阅读 · 0 评论 -
Linux文本处理三剑客+正则表达式
Linux文本处理常用的3个命令,脚本或者文本处理任务中会用到。这里做个整理。三者的功能都是处理文本,但侧重点各不相同,grep更适合单纯的查找或匹配文本,sed更适合编辑匹配到的文本,awk更适合格式化文本,对文本进行较复杂格式处理。原创 2024-06-15 18:10:09 · 876 阅读 · 2 评论 -
linux下的questasim安装和与vivado的关联
linux下的questasim安装和与vivado的关联,出现了一些其他教程中没有的问题,装了一天半终于搞好了原创 2023-07-27 11:34:23 · 1083 阅读 · 0 评论 -
questasim界面的个性化设置
安装好questasim后默认的波形查看界面字体很小,颜色看起来也不舒服,所以调整了一下颜色布局如下图,顺便记录一下波形窗口颜色大小及选中行高亮如何设置原创 2023-07-27 16:58:11 · 964 阅读 · 0 评论 -
DDR原理及MIG IP核使用记录
DDR=Double Data Rate双倍速率,DDR SDRAM=双倍速率同步动态随机存储器,人们习惯称为DDR,其中,SDRAM 是Synchronous Dynamic Random Access Memory的缩写,即同步动态随机存取存储器。SDR SDRAM采用单端(Single-Ended)时钟信号, 在一个时钟周期内只传输一次数据;而 DDR由于工作频率比较快,采用可降低干扰的差分时钟信号作为同步时钟。在一个时钟周期内可以传输两次数据,它能够在的DQS上升沿和和下降沿各传输一次数据。原创 2023-04-02 20:25:32 · 2026 阅读 · 2 评论 -
Xilinx系列软件安装技巧与注意事项(vivado vitis)+vscode
xilinx系列软件和VScoode的使用技巧和注意实现原创 2023-02-26 22:46:50 · 4024 阅读 · 0 评论 -
动态链接库与可执行文件
静态库与动态库基于visual studio的创建和引用原创 2022-08-28 21:03:52 · 1566 阅读 · 0 评论 -
AXI三种接口及DMA DDR XDMA介绍(应用于vivado中的ip调用)
因工程需要,学习了AXI的三种接口及DMA DDR XDMA,用于vivado中对应ip的使用原创 2022-08-18 17:30:38 · 12251 阅读 · 0 评论 -
HLS入门操作总结UG871与HLS接口ap_axis
创建项目先添加c设计文件(.c /.h)再添加c-based testbench文件(test.c/out.gold.dat这是标准输出)时钟周期(10ns)和时钟不确定性(默认为12.5%的时钟周期,留空/未定义)。实践步骤一共四个步骤,其实就对应这下列图标从左到右c仿真 将函数输出与已知正确值比较,若失败可以选择launch debugger调试。生成csim文件夹C综合,将c设计合成为RTL(verilog语言描述的寄存器转换电路),报告中有时延、利用率估算(使用的各个模块数)原创 2022-04-22 17:10:16 · 1157 阅读 · 0 评论