Random南荞-CSDN博客

原创 verilog实现任意位随机数产生

可以生成任意位随机数，以上选择的是8位。

2024-05-16 20:30:38 312

UDP client ，是指模块通电后监听设置的端口，不主动建立链接，当串口设备向模块串口发送数据时，串口服务器将数据发送到设定的目标IP和端口上，PC端可以将目标IP和端口设置为模块的自身IP模块的自身端口，然后PC端发送数据，可以将数据发送到模块的串口端。在此模式下，模块默认记录一个目标IP，当串口有数据时，向记录的IP发送数据，同时，模块处于服务器的地位，接收网络中发给模块的数据包，并随时调整目标IP为数据来源的IP，适合于多个IP对应模块的工作方式。

2024-05-16 20:20:33 479

原创 PL 读写 PS 端 DDR，按键还没按LED就亮了问题分析

下载程序没有按按键LED就会亮，按键电平触发模式也试过了，不知道哪里问题，或许是因为时钟哪里自己弄错了一开始读取的就是已经发送的。

2024-04-11 17:58:41 238 1

原创 AXI4总线协议（包含AXI4-Lite、AXI4_full、AXI4-Stream）

AXI（高级可扩展接口），是ARM MBA的一部分；AMBA：高级微控制器总线架构；是1996年首次引入的一组微控制器总线；开放的片内互联的总线标准，能在多主机设计中实现多个控制器和外围设备之间的连接和管理。AXI4是学习ZYNQ的PL与PS交互通信的重要部分，必须弄懂原理时序，后续在进行实时整理更新。

2024-04-10 22:05:36 926 1

原创波特率详解（在自己编写串口遇到的顶层定义，刚好仔细理解一下做个笔记）

波特率，通常就是说每秒能传输多少位数据，比如波特率为9600bit/s，就是指1秒传输9600位数据（当然这是包含起始位，校验位，停止位在内的，所以有效数据其实并没有这么多）。当使用该波特率时，那每个电平持续时间不就是1/9600秒么。

2024-04-10 16:52:38 684 1

原创 PS端开发UDP通信，完成网口助手收发一致

最近在做PS与PL的数据交互传输，目前先调通PS端以太网UDP传输，网上没有UDP的开发发送接收，vitis进去大多数都是TCP的，我需要用的是UDP，自定义加上用户端IP地址和端口，故作次修改，以供参考。

2024-04-10 14:03:24 454 2

原创 verilog实现16位计数器

16位计数器，是代表16位二进制计数器，即计数0~65535，计数65536个，当达到计数满的时候，令计数器重新计数。这里的完成方法是基于之前的“verilog实现4位计数器”的基础上，调用4位计数器来完成16位计数器，读者也可以直接写16位的计数器。这里按照4位计数器为模块来调用实现16位计数器。

2023-07-18 18:07:37 2642 3