带隙基准电压电路设计

设计要求：

1. AVDD 电源： 2.8V~3.6V

2. 工作电流：小于等于 100uA ，越小越好

3. 温度系数：在 TT 工艺角下，温度从 -40 到 125 ℃范围内，温度系数小于等于 20ppm/ ℃，越小越好。

4. AVDD 在 2.8V~3.6V 区间内变化时， VREF 的波动小于 5% ，越小越好

5. 电路必须稳定，电路中的主反馈环路相位裕度大于等于 60°

前言

带隙基准电压电路设计总结概述：设计一个与电源无关和与温度无关的VREF稳定输出。

温度影响

负温度系数的产生：

对双极晶体管基极和发射极，或pn的正向电压节来说，具有负温度系数。BJT本身具有与温度负相关的性能。

正温度系数的产生：

将net6与net5做差得到与温度系数正相关的曲线。

总体设计思路，通过正温度系数与负温度系数相互抵消得到一个与温度无关的电压。如下图可得将多个并联的NPN和单个并联的NPN做差可得到一个与温度正相关得电压温度曲线（电压值很小）

电压影响

利用电流镜偏置可得到一个与电源电压无关电流稳定输出。、

电路原理

电路简要分析

先产生与温度成正比的（PTAT）电流，通过电阻转换成点电压，这个电压自然具有正温度系数。

如下图所示：

运放使得U1==U2，通过R1将Q1和Q2的电压做差，得到一个（正温度系数电流）PTAT的电流。对R2分析可得，R2的正端口是正温度系数，负端口是负温度系数，两者相抵消，获得一个零温漂的Uref。

总体电路

将电路大致分为以下四个部分。

① 启动电路：防止 Vin 和 Vip 都为 0 ，运放的输入差动可能会关断，所以电路需要启动机制。

② 电流镜：产生固定电流。

③ PTAT 电流：产生正温度系数电流。

④ 输出级：输出 VREF 。

运放设计

含有米勒电容的运放采用五管+级联单管共源级的二级运放，可以采用Gm/id的设计办法来确定各个MOS管的W/L。

对运放的一个AC开环增益仿真。

以下是对带隙的前仿结果，通过设置R17为变量，进行温度dc仿真，对R17在20k到30k区间进行扫描，得到以下结果，选取接近抛物线的从而确定R17的值。

根据得到温度系数。(((ymax(v("/VREF" ?result "dc")) - ymin(v("/VREF" ?result "dc"))) / average(v("/VREF" ?result "dc")) / 165) * 1000000)

以下是电源电压变化情况下VREF的输出情况。

•当电源电压在2.2V-4V之间变化的时候，电源电压稳定在1.26V，变化幅度在千分度，远小于5%。

启动电路

• 启动电路：如图可知， VREF 的响应时间与 AVDD 变化非常接近。

整体电路的环路裕度

• 电路环路相位裕度：

如右图可知，电路的环路相位裕度为83.295°