集成电路中的ESD防护，一篇入门

目录

1集成电路中ESD现象概述

1.1ESD基本概念

1.2ESD的基本认识

1.3ESD产生来源

1.3.1人体放电模式(HBM,Human Body Model):

1.3.2机器放电模式(MM,Machine Model):

1.3.3元器件充电模式(CDM,Charge Device Model):

1.3.4电场感应模式（Field-Induced Mode）：

2集成电路中ESD问题的解决途径

2.1片外ESD防护

2.2片上ESD防护

2.3集成电路中ESD问题解决

3 ESD的典型测试方法：

3.1一般测试方法

3.2 Zapmaster测试

3.3电子枪测试

4测试判断ESD失效判断

5 ESD防护设计

5.1ESD防护设计基本要求

5.2 ESD防护电路设计

5.2.1ESD保护电路中器件的使用

5.2.2ESD防护电路

5.3常见的ESD保护电路设计

总结

---

1集成电路中ESD现象概述

CMOS 工艺集成电路制造技术已经进入纳米时代，随着特征尺寸的降低，ESD (Electro-Static Discharge，静电放电）问题越来越成为集成电路中最主要的可靠性问题。所谓ESD现象，就是在集成电路芯片的制造、运输、使用过程中，芯片的外部环境或者内部结构会积累一定量的电荷，这些积累的电荷会瞬间通过芯片的管脚进入集成电路内部。瞬间通过集成电路内部的峰值电流可以达到数安培,这个瞬态大电流值足以将芯片烧毁(图1)，这就是集成电路中ESD现象的基本过程。研究调查表明，ESD问题是引起集成电路产品失效的最主要的可靠性问题(图2)，超过37%的电子元件失效是ESD由引起的。对集成电路中 ESD物理机制的研究已经越来越受世界各国的重视，国内外各大集成电路设计公司和代工厂都把 ESD问题提上了战略高度。

图 1 集成电路内部ESD失效的扫描图

 

图2 ESD问题是集成电路中最主要的可靠性问题之一。

1.1ESD基本概念

ESD定义：ESD（Electro-Static discharge）的意思是“静电释放”。ESD是20世纪中期以来形成的以研究静电的产生、危害及静电防护等的学科。因此，国际上习惯将用于静电防护的器材统称为ESD，中文名称为静电阻抗器。                          静电放电，很容易造成电子元件或电子系统遭受过度电应力而永久破坏。

在芯片制造、生产、测试、搬运等过程中，静电会积累在人体、仪器、设备之中，甚至芯片本身也会积累静电，这些静电一旦在某些情况下形放电通路，那么芯片便有可能遭受高压、大电流的静电放电损害。ESD的防护：1加强工作场所对静电积累的控制 2必须加强集成电路本身对静电放电的耐受能力，ESD保护设计成为所有芯片设计时必须考虑的一部分。

1.2ESD的基本认识

当两个带有相反电荷的物体相接触时就会发生放电的现象，而且这种现象在芯片使用和生产中随处可见。

比如摩擦、离子注入等过程中很容易造成芯片中的静电积累，当积累有电荷的芯片与人体、机械导体、其它芯片接触时，就有可能发生静电放。

这个过程可能持续几纳秒到几百纳秒，放电电压可能高达几百伏甚至上千伏，放电电流可能高达数安培甚至数十安培，芯片内的器件在这样高压、大电流的作用下会发生不可逆的破坏，这是需要设计ESD保护电路的根本原因。

1.3ESD产生来源

1.3.1人体放电模式(HBM,Human Body Model):

是指因人体通过磨擦或其他因素积累了静电，此时当人去碰触IC时，人体上的静电便会经由IC的PIN脚进入IC内，再经由IC放电到地。芯片级一般用HBM来做测试。如图1.3所示

1.3.2机器放电模式(MM,Machine Model):

是指机器（例如机械手臂）本身积累了静电，当此机器碰触IC时，该静电便经由IC的PIN脚放电。此放电的过程时间更短，电流更大。如图1.4所示。

1.3.3元器件充电模式(CDM,Charge Device Model):

是指IC先因磨擦或其他因素而在IC内部积累了静电，但在静电积累的过程中IC并未受到损伤。这种带有静电的IC在处理过程中，当其PIN脚碰触到接地面时，IC内部的静电便会经由PIN脚自IC内部形成放电，此种模式的放电时间可能只在几ns内。（最厉害）

1.3.4电场感应模式（Field-Induced Mode）：

这种模式是由于外在电场影响芯片电荷引起的。过程类似于CDM。

 图3 HBM模式的ESD模型

图4 CDM模式的ESD模型