【实验室学习】控制上电时序电路分析

0引言

使用FPGA时需要对上电时序进行控制，首先是核心电压上电其次是各种辅助电源上电，控制上电时序可以使用三极管晶闸管等电路实现，本次记录使用两级三极管控制时序。

1FPGA上电时序

首先在FPGA手册中找到各模块的供电大小，尤其注意HP与HR之间的区别，接入外设IO时需要注意电压的范围。


其次上电时序如下：

核心电压先供电而后是ram最后供电IO口Bank的电源

2电路设计

当外部电压VCC_+1.2V未输入时Q1三极管由+5V供电导通，因此out被下拉至U(Q1ce)=+0.3V不能为下一电源EN口使能;
当外部电压VCC_+1.2V输入时Q2三极管由+1.2V输入导通，Q1输入被下拉至U(Q2ce)=+0.3V，则Q2不导通。因此out被VCC_+5V上拉，可为下一电源EN口使能;。

3结语

本文主要提出了一种控制上电时序的电路，用于控制FPGA供电时序。