嵌入式学习（二）之SoC芯片的开发流程

SoC芯片的开发流程

SoC芯片开发流程大致分为四个阶段，其中大部分工作都是借助于电子设计自动化（EDA）工具完成的。

总体设计

总体设计阶段的任务是按照系统需求说明书确定SoC的性能参数，并据此进行系统全局的设计。例如选择SoC芯片的内核，确定存储器和外围电路，I/O接口等模块的配置，确定芯片布局，明确片内固件（程序）的功能与需求，确定开发环境等。

逻辑设计

将总设计的结果用RTL语言进行描述（源文件）后，再使用逻辑综合软件将源文件进行综合，生成最简的布尔表达式和信号的连接关系（以类型为EDF的EDA工业标准文件表示）。
RTL是寄存器传输级描述语言，用以描述芯片硬件组成的逻辑结构及其功能。各项功能经验证之后，可自动生成对应的门级电路图。VHDL，Verilog-HDL都是广泛使用的硬件描述语言，在IP库和硬件模块库的支撑下可进行各部分的RTL设计。

综合与仿真

这一阶段将对由RTL生成的各部分电路图作芯片电路综合及仿真测试。所需验证的逻辑电路是由AND，OR，NAND等门电路构成的。接着再用电路图生成器来生成门级网表以进行门级仿真。

芯片制造

将经过验证后的逻辑电路配置入SoC芯片内，并与其他电路进行互连。然后借助EDA中的布局布线工具，生成VLSI制造工艺所需要的一组芯片版面掩膜图（layout）。
掩膜图上排列着大量的晶体管图形和连线，它们由几何图形单元组成，并按半导体工艺要求分为众多层次，由多边形编辑器自动制作，并由掩膜图验证工具进行验证。
接下来就可进入VLSI生产线试制样片，验证各项功能的正确性，发现问题并修改后再次进行流片，直至芯片功能全部符合系统总体设计的要求为止。