定义
当CPU的MN/MX取反引脚接+5V时,工作于最小模式。
在这种模式下,送到存储器和I/O接口的所有信号都由CPU产生。
硬件电路
一个8086CPU,存储器,I/O接口芯片,三片74LS373作为地址锁存器(8位),两片74LS245作为双向数据总线缓冲器(8位)。
地址锁存器作用
先传送地址信号,因为与数据和状态信号复用,如果不锁存则会丢失地址信息。
数据缓冲器作用
若总线上负载超过10个,单独靠总线不能驱动,需要加总线驱动器提高带负载能力。
带负载能力就是代表器件的输出电流的大小。
时钟产生器作用
产生系统的时钟信号,对READY和RESET信号进行同步。
最小模式下,执行存储器读总线周期,T1~T4主要完成的工作
T1:输出20位地址信号,ALE地址锁存允许信号高电平有效
T2:高4位输出状态信号,低16位高阻态,准备接收数据
T3:高4位维持状态信号,低16位接收数据
T4:读总线,周期结束
工作过程
(1)CPU送出M/IO#和DT/R#信号
(2)CPU先送出地址信号和BHE#信号,再送出地址锁存信号ALE
(3)锁存的地址信号和BHE#信号一起向外直接送到PC总线上,它们也被送到存储器的地址线上,用于选择某一存储单元
(4)CPU使RD#=0,DEN#=0