姜浩鑫的博客

1.立创开源其他人的一个项目，MOS管和驱动IC在底层走线两个过孔回到顶层连着，美中不足的是差了点栅极的阻尼电阻，不过瑕不掩玉，无伤大雅。驱动IC芯片至MOS管或者IGBT的信号尽量。，防止震荡，避免信号失真产生干扰。例如 BUCK-BOOST基本拓扑。靠近MOS管和IGBT。

还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善。盲孔：表层和内层中间的孔，破解难度加大。通孔：贯穿所有层的孔，容易被逆向破解。埋孔：内层的孔，破解难度极大。浪费了许多宝贵的布线通道。，为解决这一矛盾，出现了。

在PCB上布两条靠近的走线，很容易形成寄生电容。由于这种电容的存在，在一条走线上的快速电压变化，可在另一条走线上产生电流信号。设计电路板时，放置两条彼此靠近的走线就会产生寄生电容。例如,在不同的两层，将一条走线放置在另一条走线的上方；或者在同一层，将一条走线放置在另一条走线的旁边，在这两种走线配置中，一条走线上电压随时间的变化(dV/dt)可能在另一条走线上产生电流。如果另一条走线是高阻抗的电场产生的电流将转化为电压。

一般来说，对于低频和小功率的板子，刨除各种测试认证，完全是可以直接傻瓜式铺铜，来解决地平面的问题的。举个例子，简单的BUCK-BOOST拓扑，在PCB中是这样布局的。实际板子上的地是这样的，数字地和模拟地分别通过。字电路中的dI/dt(电流随时间的变化)效应。同时，在满足上述原则的时候，布局要尽量满足。，确保不会将干扰传递给模拟器件。数字器件靠近电源输入，模拟在远端。，会将噪声传回地平面。只有数字器件的，如最小系统板。，但本身的01开关，会产生。，应该将数字地与电源地通过。模拟器件是不能允许的。

例如,LDO出来3.3V，不应该通过一根线环绕所有后级芯片，而是分多条线路，起到分流作用。然后每一条线路靠近芯片都放置一个去耦电容，经验值是0.1uF,当然具体情况具体分析。

地环路：如上图，红色为供电线，黑色为地线。设备1和设备2音频互联，之间接了屏蔽线，地第一次拉通。设备2同时还要给设备1供电，电源地线也拉通，造成了上图黑色的接GND环路。尽量规划好地的回流路径，不要大范围的铺铜，尤其是顶层和底层全铺铜。参考文献：什么是地环路？地环路是如何形成的？怎么解决？ - 物联网技术 - 电子技术论坛 - 广受欢迎的专业电子论坛! (elecfans.com)

导体的电阻率公式：这就是那些所谓的走线经验口诀，既要短又要粗的本质原因其中：是特定导体的电阻率,是走线长度,是导体横截面积。例如，想要一个4R的电阻，PCB铜厚35um（1oz）,线宽4mm,求走线长度？1 盎司 = 0.0014 英寸 = 0.0356 毫米（mm）