SystemVerlag——功能覆盖率 “覆盖率”是衡量设计验证完成程度的一个通用词。随着测试遂步覆盖各种合理的组合，仿真过程会慢慢勾画出你的设计情况。覆盖率工具会在仿真过程中收集信息,然后进行后续处理并得到覆盖率报告。你通过这个报告找出覆盖上的盲区.然后修改现有测试或者创建新测试来填补这些育区。这个过程可以一直迭代进行，直到你对覆盖率满意为止。衡量验证进展的最简易的方式是使用代码覆盖率。这种方式衡量的是多少行代码已经被执行过(行覆盖率),在穿过代码和表达式的路径中有哪些已经被执行过(路径覆盖率).哪些单比特变量的值为0或1(翻转覆盖率),以及状
SystemVerilog——线程以及线程之间的通信 发生器需要创建很多事务并且传递给驱动器的情况下，如果仅仅使用发生器线程去调用驱动器中的任务，那么发生器需要知道到达驱动器任务的层次化路径，这样会降低代码的可重用性。如果正确的总线地址来得足够早，则wait线程先完成，跳出join-any线程，然后disable结束剩余的线程，其中带时延的display线程就没有执行。否则，会一直等到事件被触发为止。如果在某个任务内部禁止该任务，这就像是任务的返回语句，但是这也会停止所有由该任务启动的线程，如果改任务已经被多个线程调用，禁止其中的一个将导致它们全部被禁止。
SystemVerilog——随机化 随着设计变得越来越大，要产生一个完整的激励集合来测试设计的功能也变得越来越难。编写定向的测试集来检查所有功能项变得不太可能。解决的办法是采用受约束的随机测试法（CRT）自动产生测试集。准备CRT的环境要比准备定向测试集的环境复杂。简单的定向测试集只需要施加激励,然后人工检查输出结果。正确的输出结果随后可以保存为标准日志文件(golden logfile),用来和今后的仿真结果进行比较，以判断仿真结果的正确性。CRT环境不仅需要产生激励,还需要通过参考模型、传输函数或其他方法预测输出结果。然而,只要准备好了这
SystemVerilog——面向对象编程 在SystemVerilog中可以把类定义在program，module，package中,或者在这些块之外的任何地方。类可以在程序和模块中使用。在此之前,可以将程序块当作一个包含了测试代码的模块,它含有一条测试、组成测试平台的对象及创建、初始化并运行测试的初始化块。当创建一个项目的时候,可能需要将每个类保存在独立的文件中。当文件的数目变得太大的时候,可以使用SystemVerilog的包(package)将一组相关的类和类型定义捆绑在一起。例如,可以将所有的SCSI/ATA事务组合到一个包中。
SystemVerilog——连接设计和测试平台 验证一个设计需要经过几个步骤:生成输入激励,捕获输出响应,决定对错和衡量进度。但是,首先需要一个合适的测试平台,并将它连接到设计上。测试平台包裹着设计,发送激励并且捕获设计的输出。测试平台组成了设计周围的“真实世界”,模仿设计的整个运行环境。例如，一个处理器模型需要连接到不同的总线和器件,这些总线和器件在测试平台中就被建模成总线功能模型。一个网络设备连接到多个输入和输出数据流,这些数据流根据标准的协议建模。一个视频芯片连接到送入指令的总线,然后根据写入内存模型的数据重建图像。这里的核心概念是除了待测设计(D
SystemVerilog验证——数据类型 数据类型内建数据类型logic类型双状态数据类型定宽数组定宽数组的声明和初始化常量数组基本数组操作——for和foreach基本数组操作——复制和比较同时使用位下标和数组下标动态数组队列关联数组链表数组的方法缩减定位排序选择存储类型灵活性存储器用量速度排序typedef创建新的类型struct创建结构类型转换静态转换动态转换流操作符枚举类型字符串和Verilog相比，systemVerilog提供了很多改进的数据结构。虽然其中部分数据结构最初是
SystemVerilog验证导论 硬件设计的目的在于创建一个基于设计规范并且能够完成特定任务的设备作为验证工程师的目的是确保该设备能够成功地完成预定地任务作为一个验证工程师，必须核设计者一样阅读硬件规范并且拟定验证计划，然后按照计划，创建测试来检查RTL代码是否准确地实现了所有的特性。如果多人对同一个规范进行解读，那么设计流程可能会出现冗余。作为验证工程师，需要阅读同样的硬件规范并对其含义做出独立的判断，然后利用测试来检查对应的RTL代码是否与你的解读一致。
Verilog Verilog 的设计多采用自上而下的设计方法（top-down）。即先定义顶层模块功能，进而分析要构成顶层模块的必要子模块；然后进一步对各个模块进行分解、设计，直到到达无法进一步分解的底层功能块。这样，可以把一个较大的系统，细化成多个小系统，从时间、工作量上分配给更多的人员去设计，从而提高了设计速度，缩短了开发周期。...
latex 写在最前面：latex查询文档：https://latexref.xyz/latex中文处理ctex包支持中文内容可以在window系统下cmd中输入：texdoc ctex查看ctex宏集手册在latex中一个字体有5种属性：latex的篇章结构提纲的构建可以在导言区设置section或者subsection的格式[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-0ZzK3iAS-1659778898387)(latex%203e847665d45c4f51
决策树算法 决策树决策树(Decision Tree)首先对数据进行处理，利用归纳算法生成可读的规则和决策树，然后使用决策对新数据进行分析，本质上是通过一系列规则对数据进行分类的过程决策树是一种典型的分类方法。其中:每个内部结点表示一个属性上的判断每个分支代表一个判断结果的输出每个叶结点代表一种分类结果。CLS算法是早期提出的决策树学习算法，是很多决策树学习算法的基础框架。依据其中选择分类属性的策略不同，可以得到不同的决策树算法。比较常用的决策树有ID3，C4.5和CART三种和实现，其中CART一般
SVM支持向量机 一 SVM简单介绍支持向量机(Support Vector Machine，SVM)是Corinna Cortes和Vapnik等于1995年首先提出的，它在解决小样本、非线性及高维模式识别中表现出许多特有的优势，并能够推广应用到函数拟合等其他机器学习问题中。 在机器学习中，支持向量机是与相关的学习算法有关的监督学习模型，可以分析数据、识别模式，用于分类和回归分析。二 函数间隔与几何间隔对一个数据点进行分类，当超平面离数据点的“间隔”越大，分类的确信度（confidence）也越大。所以，为了使得分类
神经网络&深度学习——手写数字识别问题 我们将构建一个三层的神经网络来处理手写数字识别问题，之后我们将运用AdaGrad、RMSprop、Momentum、Nesterov Momentum和Adam优化算法来加速梯度下降的过程，首先我们先来实现一个简单的神经网络。文章目录1. 导入所需的Python库2. 加载数据并可视化3. 全连接神经网络3.1 初始化网络参数3.2 定义神经网络的每一层ReLU层Affine层Softmax-with-Loss层3.3 搭积木3.4 进行训练3.5 梯度下降优化算法3.5.1AdaGrad3.5.2 RM
概率与信息论 概率与信息论概率论是用于表示不确定性声明( statement)的数学框架。它不仅提供了量化不确定性的方法，也提供了用于导出新的不确定性声明的公理。在人工智能领域,概率论主要有两种用途。首先，概率法则告诉我们AI系统如何推理，据此我们设计一些算法来计算或者估算由概率论导出的表达式。其次，我们可以用概率和统计从理论上分析我们提出的AI系统的行为。1.为什么要使用概率计算机科学的许多分支处理的实体大部分都是完全确定且必然的。程序员通常可以安全地假定CPU将完美地执行每条机器指令。硬件错误确实会发生，但它们
深度学习——线性代数 文章目录1.基本数学概念2.线性相关和生成子空间3. 范式4.特殊类型的矩阵和向量5.特征分解6.奇异值分解1.基本数学概念标量(scalar ):一个标量就是一个单独的数，它不同于线性代数中研究的其他大部分对象(通常是多个数的数组)。我们用斜体表示标量。标量通常被赋予小写的变量名称。当我们介绍标量时，会明确它们是哪种类型的数。比如，在定义实数标量时，我们可能会说“令s∈R表示一条线的斜率”;在定义自然数标量时，我们可能会说“令n∈N表示元素的数目”。向量（vector）：一个向量是一列数。这些数是有
机器学习——正则化代码 这次以Logistic回归作为基础，将再次复习Logistic回归，对Logistic回归将有更深的理解。通过对比未进行正则化的Logistic回归与正则化的Logistic回归在相同数据集上的表现来理解正则化缓解过拟合现象的作用。首先，我们导入这次实验所需要使用的Python库，以及辅助函数import numpy as npimport matplotlib.pyplot as pltfrom utils import *实际应用中容易出现过拟合，其原因则在于模型已经足够复杂，但是我们往往
关注
