SystemVerilog——面向对象编程

最新推荐文章于 2024-09-26 21:13:10 发布

取个名字真难啊啊

最新推荐文章于 2024-09-26 21:13:10 发布

阅读量506

点赞数

分类专栏：验证文章标签： fpga开发 SystemVerilog 验证 verilog

本文链接：https://blog.csdn.net/qq_44368660/article/details/126971346

版权

验证专栏收录该内容

9 篇文章 0 订阅 ¥9.90 ¥99.00

订阅专栏

超级会员免费看

本文详细介绍了SystemVerilog的面向对象编程（OOP）特性，包括类的定义、对象创建与销毁、静态变量与全局变量的使用、方法和作用域规则等。通过OOP，可以将测试平台划分为生成器、驱动器、监视器和记分板等组件，提高代码的可读性和可维护性。此外，文章还讨论了动态对象、句柄的使用以及对象复制等概念，强调了类的封装性和数据安全性。

摘要由CSDN通过智能技术生成

SystemVerilog面向对象编程

传统的测试平台强调的是要做的操作:创建一个事务、发送、接收检查结果、然后产生报告。而在OOP中.你需要重新考虑测试平台的结构，以及每部分的功能。发生器(generator)创建事务并且将它们传给下一级,驱动器(driver)和设计进行会话,设计返回的事务将被监视器(monitor)捕获,记分板(scoreboard)会将捕获的结果跟预期的结果进行比对。因此,测试平台应该分成若干个(block),然后定义它们相互之间如何通信。

类class

类封装了数据和操作这些数据的子程序

//简单的transaction类
class Transaction;
    bit [31:0] addr,crc,data[8];

    function void display;
        $display("transaction:%h",addr);
    endfunction:display

    function void calc_crc;
        crc = addr ^ data.xor;
    endfunction:calc_crc;
endclass:Transaction