FPGA开发-Vivado-时钟篇
文章平均质量分 67
CWNULT
电子专业硕士,从事数字集成电路设计、验证以及基于FPGA的控制系统、特种电源系统开发、数据采集系统研究与设计。
展开
-
FPGA时钟资源与设计方法——时钟抖动(jitter)、时钟偏斜(skew)概念讲解
解释了时钟偏斜与抖动两个基本概念。原创 2024-02-19 16:06:20 · 1148 阅读 · 0 评论 -
FPGA时钟资源与设计方法——IO延迟约束(Vivado)
描述了Xilinx Vivado中输入输出延迟约束set_input_delay/set_output_delay约束的使用方法,让初学者快速掌握该约束的使用方法。原创 2024-02-19 15:38:37 · 1223 阅读 · 0 评论 -
FPGA时钟资源与设计方法——Xilinx(Vivado)
xilinx FPGA开发时钟使用的基本原则与技巧,对于初学者或者有一定开发经验的工程师,有一定的帮助。原创 2024-02-05 20:01:32 · 1071 阅读 · 0 评论