我是 雪天鱼,一名FPGA爱好者,研究方向是FPGA架构探索和SOC设计。
关注公众号,拉你进“IC设计交流群
”。
一、ADIv5 简介
ADI 是Arm 用来连接并使用内嵌 CoreSight 架构SoC调试功能的接口,目前最新版本是 ADIv6,我目前工作所用到的 ADIv5,所以先对 ADIv5进行学习。
ADIv5主要组件有两个:
- Access Port(AP):ADIv5.0定义了两个AP,即
JTAG-AP
和MEM-AP
- JTAG-AP:访问JTAG设备
- MEM-AP: 访问 memory 或者带有 memory-mapped 接口的组件
- Debug Port(DP): ADIv5.0定义了两个DP,即
JTAG-DP
和SW-DP
二、ADIv5的实现
ADI的实现方式,即实际模块,被称为 Debug Access Port (DAP)
。DAP为外部调试器提供标准接口,如 JTAG/SW 来访问SoC中的调试资源。示意图如下图所示:
一个DAP需要下述组件来支持 JTAG 扫描链。
- 一个 Debug TAP State Machine (DBGTAPSM),实际上就是 TAP,进行状态转移,对 IR 和 DRs 进行操作。
- 一个 Instruction register(IR),选择和控制可用的扫描链
- 多个 Data register(DRs),在 DRs 中储存了可访问的调试相关数据,分为两大类
- DAP 组件的 DR
- 被 DAP 访问的调试组件或者JTAG设备中的 DR
物理层连接方式:
2.1 JTAG-DP
外部调试器可以通过符合 IEEE1149.1 JTAG标准的 DBGTAP
扫描链来访问 JTAG-DP ,读写相关寄存器数据。 JTAG-DP是基于 IEEE 1149.1 Standard for Test Access Port (TAP) and Boundary Scan Architecture
规范的,但命名有所不同:
IR的宽度可定义为4bit或者8bit,其中必须要实现的标准 IR 指令值有:
主要有5个IR指令值,分别映射到对应的 DR。
(1) DPACC/APACC的目的是分别用来对 DP 和 AP寄存器进行读写操作。
- DPACC 扫描链采用
A[3:2], SELECT.DPBANKSEL , RnW
来决定所要访问的 DP寄存器的地址。DP寄存器有;
DPACC和APACC位宽都是 35bit 。
扫描链操作:
当 IR 选中 DPACC 或者 APACC时,会将 DPACC/APACC 寄存器放置在 DBGTDI 和 DBGTDO 扫描链上,如下图所示:
- Capture-DR 状态: 将上次操作结果抓取到扫描链上出,此操作结果带有 3 bit的应答数据 ACK。一共有两种,分为
OK/FAULT
和WAIT
定义如下: