第二章 驱动设计的硬件基础
2.1 处理器
- ARM cortex-A 系列采用了哈佛结构,将程序指令和数据分开存储,采用独立的数据总线和程序总线。
2.2 存储器
- 分类:
(1)ROM:只读存储器、掉电不会丢失
(2)Flash:闪存,NOR Flash、NAND Flash
(3)RAM:随机存取存储器、掉电数据丢失。
分类:SRAM、DRAM、双端口RAM、CAM(内容寻址RAM)、FIFO存储器(如果FIFO中有n字节,必须循环n次读取同一地址进行读出,无法指定偏移地址)
(4)光/磁介质存储器
2.3 接口与总线
- 串行数据接口标准:RS-232、RS-422、RS-485
- RS-232C共有25条线(4条数据线,11条控制线,3条定时线,7条备用线和未定义线),常用9根线:
RTS/CTS:请求发送 / 清除发送留控制
RxD/TxD:数据收发
DSR/DTR:数据设置就绪 / 数据终端就绪流控制
DCD:载波检测
Ringing-RI:振铃指示
SG:信号地 - I2C总线:
- 数据线SDA和时钟线SCL
- 总线空闲时,上拉电阻保持高电平
- 开始位和停止位都由I2C主设备产生。在选择从设备时,如果从设备采用7位地址,则主设备在发起传输过程前,需先发送1字节的地址信息,前7位为设备地址,最后1位为读写标志。之后,每次传输的数据也是1字节,从MSB开始传输。每个字节传完后,在SCL的第9个上升沿到来之前,接收方应该发出1个ACK位。SCL上的时钟脉冲由I2C主控方发出,在第8个时钟周期之后,主控方应该释放SDA。
- SPI总线:
- 四条线:串行时钟线SCLK、主机输入/从机输出数据线MISO、主机输出/从机输入数据线MOSI、从机选择线SS(低电平有效)
- USB总线传输方式:控制传输方式、同步传输方式、中断传输方式、批量传输方式
- 以太网接口:
- MAC(以太网媒体接入控制器)和PHY(物理接口收发器)组成
- 从CPU到最终接口依次为CPU、MAC、PHY、以太网隔离变压器、RJ45插座。
- 许多处理器内部集成了MAC或同时集成了MAC和PHY,另有许多以太网控制芯片也集成了MAC和PHY。
- PCI和PCIe:
- 数据总线为32位,可扩充到64位。
- 可进行突发(Burst)模式传输。突发方式传输是指取得总线控制权后连续进行多个数据的传输。突发传输时,只需要给出目的地的首地址,访问第1个数据后,第2~n个数据会在首地址的基础上按一定规则自动寻址和传输。与突发方式对应的是单周期方式,它在1个总线周期只传送1个数据。
- 总线操作与处理器—存储器子系统操作并行。
- 采用中央集中式总线仲裁。·支持全自动配置、资源分配,PCI卡内有设备信息寄存器组为系统提供卡的信息,可实现即插即用。
- PCI总线规范独立于微处理器,通用性好。
- PCI设备可以完全作为主控设备控制总线。
- SD和SDIO:
- SDIO(Secure Digital Input and Output Card,安全数字输入输出卡)在SD标准的基础上,定义了除存储卡以外的外设接口。
- eMMC就是NAND Flash、闪存控制芯片和标准接口封装的集合,它把NAND和控制芯片直接封装在一起成为一个多芯片封装(Multi-Chip Package,MCP)芯片。