【芯片引脚图】
R(5脚)为清零端,R=1时,计数器异步清零。
CP为时钟端,CPu(9脚)为加法计数时钟,CPD(7脚)为减法计数时钟。
Qco(10脚)加计数进位输出,QBO(11脚)减计数借位输出。
CT(4脚)为触发器使能端,CT=0时,计数器工作,CT=1时,计数器处于禁止状态,即不计数。
LE(6脚)为锁存控制端,LE=1,显示数据保持不变,但它的内部计数器仍正常工作。
a,b,c,d,e,f,g(1,15,14,13,12,3,2脚)为信号输出端,与七段显示器连接。
【芯片功能概述】
【芯片实例讲解】
1)2007年省赛考察进位输出、通过级联实现0-20的计数。
2)2010年省赛考察到了触发器使能端。
3)2015年考察到手动加减计数和复位引脚
4)2016年考察点同2010年