计算机组成原理(实验一:8位可控加减法电路设计) 1.实验目的 掌握一位全加器的实现逻辑,掌握多位可控加减法电路的实现逻辑,熟悉 Logisim 平台基本功能,能在 logisim 中实现多位可控加减法电路。 2.实验内容 在 logisim 模拟器中打开 alu.circ 文件,在对应子电路中,利用已经封装好的全加器设计 8 位串行可控加减法电路。用户可以直接使用在电路中对应的隧道标签,对加法减法过程中的有符号运算进行溢出判断,给出有符号溢出信号 OF ,和进位输出 Cout。 3.模块电路