- 博客(6)
- 收藏
- 关注
RSS订阅原创 模拟ic设计 入门小问题
** cadence 学习** 本人研一小白，在学习cadence IC618过程中，每次都出现这个问题 ！如下图 就是用ADE L仿真时，出现这种错误。一开始我也不懂什么意思，查eetop论坛时说是没有加libraries 下面就给一个详细的步骤，本来模拟就难，老师给我们新人学习，啥也不会，还每次出现这种问题 无语… step 1 进入ADE L 里面有个set up 有个 model libraries step 2 前面是淘宝商家给我们添加的，下面打勾是我自己添加的，自己找到自己model文件在哪
2021-12-01 11:43:41
1168
原创 2021-01-09
消抖电路或单脉冲电路 module clockpulse( input Btn_In； input clk,clr_; output reg out; reg delay0,delay1,delay2; )； always @(posedge clk or negedge clr_) begin if(~clr) {delay0,delay1,delay2}<=3’b000; else begin delay0<=Btn_In; delay1<=delay0; delay2<=del
2021-01-09 14:30:02
145
原创 HDLBits学习
MUX256to1 module mux_256to1( input [255:0] in, input [7:0] sel, output out ); assign out = in[sel]; endmodule
2021-01-07 11:52:21
781
原创 2021-01-06
FPGA 触发器 有使能的 D触发器 module dff( input clk, Q, input clr, output D ); always @(posedge clk) begin if(clk) D <=0; else D<=Q; end endmodule 异步清零的D触发器 module dff( input D,CLK,RD_,CE output reg Q ); always @(posedge CLK or negedge RD_) if(~RD_) Q<=1
2021-01-06 20:28:41
134
原创 2021-01-01
二选一选择器 结构风格描述方法 module mux2t01_strucyural(D0,D1,S,Y); input D0,D1,S; output Y; wire Snot ,A,B; not U1(Snot,S); and U2(A,D0,Snot); and U3(B,D1,S); or U4(Y,A,B); endmodule 行为风格描述方法 module mux2to1( input D0,D1,S, output reg Y ); always @ (D0 or D1 or S) if(S)
2021-01-01 14:34:37
206
原创 FPGA进制数与BCD码转换
FPGA进制数与BCD码转换 4位二进制转换成两个BCD码 二-十进制编码（BCD码）是把十进制的0~9这个十个数用二位二进制数（0000 1001）代表的代码。我们也可以用四位二进制数表示成两个BCD码。 module bit4BCD(bcd,bcd0,bcd1); input [3:0] bcd; output reg[3:0] bcd0,bcd1; always @(bcd) begin {bcd0,bcd1}=8'h0; if(bcd<10)
2020-06-28 17:05:08
2470
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人