基于multisim的电子钟设计

基本要求

设计要求是设计一个能够实现正常运作的简易数字钟电路系统，该电路时、分、秒、闹钟显示功能。其中显示部分准备采用7段共阴极数码管，显示时、分、秒的数据变化，实现数字钟的正常运作；计数器采用74LS160芯片实现十进制计数；信号发生器用函数发生器的方波信号模拟；显示译码器采用74HC4511芯片。将预设计好的电路程序在Multisim中进行仿真。

元件类型与数量

• 函数发生器 *1
• 74LS160（十进制加法计数器） *6
• 74HC4511（4线—8线译码器） *6
• 七段数码管（共阴极） *6
• 74AS21（四输入四与门） *2
• 7420（四输入与非门） *2
• 74AS00 *2
• 电压源VDC *9
• 底线GROUND *15

整体电路结构

单元电路设计

计数脉冲信号设计

为简化电路设计同时使仿真时间缩短，计数脉冲信号由函数发生器的方波信号模拟提供。

分秒计数器的设计

分和秒计数器都是模M=60的计数器
其计数规律为00—01—…—58—59—00…
选74LS160计数器，组成模数M=60的计数器

• 计数器74LS160
  74LS160是一个具有异步清零、同步并行置数功能的加计数器，可以执行十进制加法，并具有清除、置数等功能。引脚排列如图6所示。其中LD端为置数端，CR端为清零端，Q0，Q1，Q2，Q3为计数器输出端，D0，D1，D2，D3为预置数端，CO为进位端。74LS160逻辑图和功能表如图所示：
  74LS160逻辑符号
  
  74LS160功能表
  
  1.当清除端为低电平“0”时，计数器直接清零（称为异步清零），执行其他功能时，CR置高电平；
  2.当CR为高电平，预置端LD为低电平时，数据直接从置数端D0、D1、D2、D3置入计数器；
  3.当CR为高电平，LD为高电平时，执行计数功能，在计数脉冲上升沿进行8421编码的十进制加法计数，其中电路在输入第十个计数脉冲后会返回到初始的0000状态。
  4.当CR为高电平，LD为高电平，ET、EP、有一者为低电平时，计数器输出保持，数据不变化。
• 译码器74HC4511
  1.A、B、C、D为BCD码输入端；
  2.QA、QB、QC、QD、QE、QF、QG为译码输出端，输出“1”有效，用来驱动七段共阴极LED数码管；
  3.为测试输入端， =0时，译码输出全为“1”；
  4.为消隐输入端， =0时，译码输出全为“0”；
  5.LE是锁定端，LE=1时译码器处于锁定（保持）状态，译码输出保持在LE=0时的数值，LE=0为正常译码。其引脚排列如图所示：
  74HC4511逻辑图
  

时计数器的设计

时计数器是一个“12翻1”的特殊进制计数器 。即当数字钟运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律，其设计和分秒计数器设计相似。

电路仿真

整体电路仿真如图所示：

此电路仿真具有较多缺陷，只具备基本的显示时分秒的功能，另外，在电路仿真时会出现七段式晶体显示管数字闪动的现象