在进行电路设计的过程中，遇到了高达1024位宽的数据处理，此时需要着重注意时序。大佬指出，上面红框的处理（按位或），时序不会有大问题。下面红框的选择器级数不要超过16级（时钟频率312.5MHz）。遂产生疑问：既然FPGA会综合成查找表，那么LUT相当于只是一个存储单元，两种操作输入数量都一样，为什么逻辑功能不一样会造成综合结果不一样，且多级选择器的限制如此严格。
思考了一上午，陷入一个误区：只要输入数量一致，那么无论逻辑功能如何，反正是IDE计算出结果存在LUT中，综合结果没区别。
最后把两种实现综合了一下观察区别：
下面的多级选择电路中，每级只能有1个查找表，因为判断存在先后关系，后面的判断需要用到前面的判断结果。如果像上面红框那样设计，会有如下问题：第一级中，第二个LUT无法预知第一个LUT的结果，IDE无法计算第二个LUT的结果，只能将其放在后一级，等第一级算完才知道结果。
所以对于无先后依赖关系的操作，查找表级数只要 din_num关于6开次方即可。
而对于有先后依赖关系的操作，查找表级数为(din_num-6)/5+1.
1486
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
