自定义博客皮肤VIP专享

*博客头图：

点击选择上传的图片

格式为PNG、JPG，宽度*高度大于1920*100像素，不超过2MB，主视觉建议放在右侧，请参照线上博客头图

请上传大于1920*100像素的图片！

博客底图：

点击选择上传的图片

图片格式为PNG、JPG，不超过1MB，可上下左右平铺至整个背景

栏目图：

点击选择上传的图片

图片格式为PNG、JPG，图片宽度*高度为300*38像素，不超过0.5MB

主标题颜色：

RGB颜色，例如：#AFAFAF

Hover：

RGB颜色，例如：#AFAFAF

副标题颜色：

RGB颜色，例如：#AFAFAF

预览取消提交

自定义博客皮肤

-+

上一步保存

qq_46284844的博客

是溪竹呀 CSDN认证博客专家 CSDN认证企业博客

码龄4年

32: 原创

51万+: 周排名

182万+: 总排名

10万+: 访问

: 等级

614: 积分

137: 粉丝

196: 获赞

141: 评论

634: 收藏

私信

关注

热门文章

分类专栏

最新评论

Verilog的@简述
是溪竹呀: 并行的
Verilog的@简述
ownclover: 请问一下，如果是多个，比如 @(negedge sign_1);@(negedge sign_2); 这种情况下，这两个是并行还是有前后关系的？
FPGA控制ADS1256的ADC采集（二）
是溪竹呀: 这个问题你看代码curr_data那块，不同的状态下配置的寄存器的值是不同的，例如初始化状态、读配置状态等等，不知你说的每一次计数值为0时会赋值对应指令，每一个状态内不同的计数值也会有不同的指令，你看这里以初始化状态为例，ads1256_init_state这个状态下根据不同计数值给curr_data赋值不同指令的情况有6钟，其他状态也是一样的道理
FPGA控制ADS1256的ADC采集（二）
是溪竹呀: 第一点，你的理解是正确的，初始化过程我用了6个指令，所以计数值就是16*6+4+1+1-1=101，而每一次读取结果寄存器的时候只需要读取四个即可，16*4+4+1+1-1=69，这里四个是连着下一次ADC采集的配置一起了，这边会配置下一次采集的通道以及一些基础设置。第二点，计数的值我没记错的话是根据不同状态下，所需要的指令个数以及读取周期来决定的，预先给定的，比方说上面的初始化状态，我们就是6个指令那么这里的97就是固定的，其他状态是同理的
FPGA控制ADS1256的ADC采集（二）
Pack to forced the dog: 大佬，还想请教多一个问题。就是在MOSI数据输出那一段代码里面，里面写的是在不同状态中，不同的state_cnt值对应不同的curr_data。我看在不同的状态中，state_cnt为0的时候curr_data都是分别赋值对应的指令（包括command_wreg、command_rreg、command_selfcal、command_sync、command_wakeup、command_rdata）可是指令与指令之间幅值不是有按顺序去幅值的吗？这里都是在state_cnt为0时同时幅值的吗？还望大佬可以解答一下。感谢感谢

最新文章

Xilinx-7系列IO逻辑资源

关注

文章平均质量分 79

专栏介绍Xilinx7系列的一系列IO逻辑资源，硬件环境为Artix-7的XC7A35T

关注数：文章数：5 文章阅读量：4718 文章收藏量：35

作者: 是溪竹呀

平平无奇的电子爱好者

展开