FPGA应用
文章平均质量分 81
主要介绍如何使用FPGA来控制所需要的芯片
是溪竹呀
平平无奇的电子爱好者
展开
-
FPGA控制DDS产生1CLK周期误差的分析(二)
FPGA控制AD9767的DDS信号发生器BUG解决原创 2023-03-16 10:16:35 · 1257 阅读 · 0 评论 -
基于FPGA的简易DDS信号发生器的设计(一)
FPGA控制AD9767原创 2023-03-15 16:37:26 · 1472 阅读 · 0 评论 -
FPGA控制ADS1256的ADC采集(三)
FPGA ADS1256 高精度ADC测量原创 2023-03-10 08:29:08 · 1564 阅读 · 5 评论 -
FPGA控制ADS1256的ADC采集(二)
FPGA ADS1256 高精度ADC采集代码讲解原创 2023-03-09 19:41:27 · 1756 阅读 · 16 评论 -
FPGA控制ADS1256的ADC采集(一)
FPGA ADS1256原创 2023-03-09 19:16:58 · 4908 阅读 · 16 评论 -
FPGA控制TDC-GPX2时间间隔测量(三)
FPGA TDC-GPX2 时间间隔测量原创 2023-02-28 12:55:02 · 1606 阅读 · 6 评论 -
FPGA控制TDC-GPX2时间间隔测量(二)
FPGA TDC-GPX2 时间间隔测量原创 2023-02-27 21:36:16 · 1879 阅读 · 10 评论 -
FPGA控制TDC-GPX2时间间隔测量(一)
FPGA TDC-GPX2 时间间隔测量原创 2023-02-27 19:50:58 · 3832 阅读 · 4 评论 -
FPGA控制TDC7200时间间隔测量(三)
关于上一篇文章中的代码是最后烧板子上的代码,直接仿真的话会出现没有波形或者只有写的过程没有读的波形的现象,都是以下几个参数没有修改完全导致的。修改如下参数即可。上一篇地址如下:https://blog.csdn.net/qq_46284844/article/details/121719751延时参数修改第一个需要修改的是tdc_ctrl模块中的延时参数,实际上我这边分别延时了1s和5ms,但仿真这样子的话时间会相当的久,所以我在下边留了仿真的建议延时时长,更换注释行之后即可。数据输出原创 2021-12-09 16:28:07 · 1039 阅读 · 2 评论 -
FPGA控制TDC7200时间间隔测量(一)
引言TDC7200是TI推出的一款测量时间间隔的芯片,具有低至55ps的分辨率、35ps的标准差、具备低功耗模式、高达5个停止脉冲计数以及最低能够在零下40摄氏度工作等优点TDC芯片介绍引脚说明我们结合官方的手册说明来分别介绍一下它的引脚(1)ENABLE使能引脚,根据手册上说明,该引脚为高时芯片使能。(2)TRIGG触发引脚,根据手册上说明,芯片上电且使能之后会保持低电平,当我们初始化完成之后进入测试环节之后该引脚会拉低,且在芯片接收到START脉冲之后该引脚被拉低。(3、4)STA原创 2021-12-04 16:58:04 · 7996 阅读 · 1 评论 -
FPGA控制TDC7200时间间隔测量(二)
继续上文内容:https://blog.csdn.net/qq_46284844/article/details/121716619?spm=1001.2014.3001.5501上文介绍了TDC7200的一些基本信息,本文说一下使用FPGA来控制TDC7200的过程。整体思路TDC7200是使用SPI通信的,所以我们首先确定需要编写SPI通信协议,确定协议之后我们再根据数据手册的寄存器地址和相关的配置发送和接收数据。而对于FPGA的时序控制,我们还是一如既往的使用状态机来控制。程序介绍端原创 2021-12-04 21:49:03 · 2750 阅读 · 34 评论 -
Modelsim与Quartus II联合仿真软核ROM出现读取数据为0的现象
问题描述ROM作为一个很常见的电不可擦除的储存元件,广泛用于数据存储、图像存储。inter的quartus II软件提供了大量的软核,提高我们的开发速度,其中就包含了ROM。我们在进行FPGA开发过程中仿真是必不可少的,由于Quartus II自带的仿真有许多缺陷且功能也不全面,我们经常会使用Modelsim进行软件外仿真。但我们进行仿真测试ROM读取时发现仿真读取到的数据一直为0,如下所示:图中的data表示从ROM中读取到的数据。于是我开始在百度上寻求帮助,相信大多数人都找到过,说把路径前面的原创 2021-08-22 19:11:15 · 1893 阅读 · 6 评论