FPGA学习之---串口+IIC实现对EEPROM读写操作

最新推荐文章于 2024-07-12 17:02:39 发布
最新推荐文章于 2024-07-12 17:02:39 发布
阅读量192 收藏 1
点赞数 3
文章标签： fpga开发 学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_46388370/article/details/139307608
版权

vivado版本：2019.01

开发板：小梅哥ACX720

基于串口传输和IIC协议对EEPROM (M24LC64)进行读写操作，波特率为115200

M24LC64：器件地址1010_000   寄存器为16位，最高支持32字节连续读写

传输的数据帧为  0X55 OXA5 byte_address 功能码 数据字节0到15个 0XF0
Byte_address为两个字节的寄存器起始地址 本次实验从0003开始
功能码;指定对EEPROM进行读或者写操作。并指定读取多少或写入多少字节     设定功能cmd[7]：1为读 0为写        cmd[4:0]指定读取或者写入的字节数，设定最大为16
0X55 OXA5为帧头    0XF0为帧尾

最开始写操作功能码：10

写入数据：FF112233445566778899AABBCCDDEEFF

读操作功能码：90

设计框图：

实现效果：

qq_46388370
关注
  • 3
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
FPGA实现IIC接口（2）--IIC接口芯片的实际使用
孤独的单刀
10-15 3万+
通过本文您会学到：如何用EEPROM来实现IIC接口。
FPGA学习之-串口+IIC实现对EEPROM读写操作
05-29
在本文中，我们将深入探讨如何使用FPGA进行串口（UART）和IIC通信协议来实现对EEPROM的读写操作。这是一项重要的技能，对于FPGA开发者来说，能够掌握这两种通信方式并应用于存储器的控制是十分有价值的。Vivado是一...
FPGA学习之-IIC总线协议
05-24
FPGA学习之-IIC总线协议
『FPGA通信接口』串行通信接口-IIC(2)EEPROM读写控制器
余生芳华，灵魂共舞
04-19 1158
以AC24C04为例，介绍使用IIC控制器读写EEPROM，提供仿真分析和工程源码
基于FPGA的IIC读写EEPROM
weilit_的博客
05-20 1140
主机进行数据读写时，I2C协议规定，数据传输时先发送寻址字节，即7位从机地址+0/1。写控制字节，从机接收到应答信号 -> 写数据地址，从机接收到应答信号，如果数据地址是2位的话，就继续写数据地址，从机接收到应答信号 -> 写数据，从机接收到应答信号 -> 继续写数据，直到写完全部的数据 -> 最后发停止位。控制字节，从机接收到发应答信号 -> 写数据地址，从机接收到发应答信号，如果数据地址是2位的话，就继续写数据地址，从机接收到发应答信号 -> 写数据，从机接收到发应答信号 -> 最后发停止位。
FPGA实现IIC接口（1）-EEPROM芯片读取数据
qq_45742083的博客
12-30 2118
通过IIC在EEPROM芯片中单次和顺序读取数据，含源代码，仿真波形和上板验证。
FPGA中 通过IIC读写EEPROM驱动代码示例
08-20
本文将详细介绍如何在FPGA中使用Verilog HDL（硬件描述语言）实现IIC（Inter-Integrated Circuit）总线驱动，以便读写EEPROM。 首先，理解IIC总线协议至关重要。IIC是一个多主控、同步、串行的两线制接口，由飞利浦...
基于FPGA实现IIC接口（EEPROM）
01-06
笔者通过IIC接口实现FPGA对AT24C08的读写。AT24C08是一款内存为8Kbits的串行EEPROM，内部包含1024个8位字节，供电电源2.7V到5.5V，支持标准IIC通讯协议。对于FPGA来说，内部是许多逻辑单元，并没有集成IIC接口；因此...
IIC.zip_IIC nio_fpga iic eeprom nios_nios iic
09-21
在电子设计领域，IIC（Inter-Integrated Circuit）是一种广泛使用的串行通信接口，由飞利浦（现为恩智浦半导体）开发，用于连接低速外围设备，如传感器、时钟、EEPROM等。本主题围绕"IIC.zip_IIC nio_fpga iic ...
STM32 系统时钟初始化函数和延时函数
weixin_49155137的博客
07-09 507
如果我们需要得到精确的定时，那么我们可以使用STM32中的定时器(时钟9M，1微秒减9)，例如，SysTick 定时器。SysTick是一个24位的递减计数器，它放在NVIC中，主要目的是为了给操作系统提供一个硬件上的中断(滴答中断)。计数到0 时，SvsTick计数器自动重装初值并继续计数，同时内部的COUNTFLAG标志会置位，触发中断(假如中断使能情况下)。如果我们的程序不使用操作系统，那么SysTick定时器可以用来产生精确的定时。否则超出了LOAD 的范围，高位会被舍去，导致延时不准。
XDMA原理学习（1）——DMA技术详解
apple_53311083的博客
07-08 1310
DMA 技术是Direct Memory Access的缩写，其意思是“存储器直接访问”。它是指一种高速的数据传输操作，允许在外部设备和存储器之间直接读写数据，既不通过CPU，也不需要CPU干预。DMA是所有现代计算机的重要特色，它允许不同速度的硬件设备进行沟通，而不需要依于中央处理器的大量中断负载。否则，中央处理器需要从来源把每一片段的数据复制到寄存器，然后把它们再次写回到新的地方。在这个时间里，中央处理器就无法执行其它的任务。
FPGA 项目菜单功能比较
bjcyck的博客
07-09 1026
FPGA I/O：最适合直接与外部设备交互的应用。：最适合需要高频操作和精确时序控制的应用。Register：最适合需要复杂数据处理和计算的应用。Handshake：最适合需要可靠数据传输和同步的应用。Memory：最适合需要大容量数据存储和快速存取的应用。FIFO：最适合需要高效数据流处理和速度匹配的应用。：最适合需要高级功能集成和简化设计的应用。
32.同步FIFO-IP核的调用
最新发布
2301_80417284的博客
07-12 291
同步FIFO-IP核的调用
22.状态机设计--可乐机设计（投币三元出一瓶可乐）
2301_80417284的博客
07-08 1038
状态机设计--可乐机设计（投币三元出一瓶可乐）
【FPGA】Verilog 中 typedef enum 用法教程
sqqwm的专栏
07-08 566
在 Verilog 编程中，typedef enum 是 SystemVerilog (SV) 的一个特性，它提供了一种定义新类型的方法，使得代码更加清晰和易于管理。本教程将介绍 typedef enum 的基本用法。
25.无源蜂鸣器驱动设计
2301_80417284的博客
07-09 416
无源蜂鸣器驱动设计
iic读写EEPROM FPGA
09-02
在FPGA上实现IIC总线驱动来读写EEPROM是一种常见的应用。通过引用和中的内容，我们可以了解到以下步骤和问题解决方案： 1. IIC协议简介：IIC协议是一种串行通信协议，它允许多个设备在同一总线上进行通信。IIC协议在硬件结构上包含了两根线路，即串行数据线(SDA)和串行时钟线(SCL)。 2. 设计思想：在FPGA上实现IIC读写EEPROM的设计思路是通过编写Verilog HDL代码来实现IIC总线的驱动功能，并通过IIC总线对EEPROM进行读写测试。 3. RTL代码重要部分：在RTL代码的实现中，需要考虑起始信号、应答信号以及数据的读写时序。根据引用的内容，可能会遇到从机无应答、应答正常但读出数据不对以及时钟问题等问题。对于从机无应答的情况，可以通过添加状态机中的等待应答的机制来解决。对于应答正常但读出数据不对的情况，可能是EEPROM本身的问题，可以尝试重新上电来解决。而时钟问题可以通过添加边沿检测程序来解决。 4. 开发过程遇到的问题：在开发过程中可能会遇到一些问题，如从机无应答、读出数据错误等。通过使用SignalTap抓取波形图可以帮助分析问题所在。 综上所述，实现IIC读写EEPROM的FPGA设计可以根据IIC协议的时序特点编写Verilog HDL代码，并解决可能出现的问题，如从机无应答、读出数据错误等。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* [FPGA中 通过IIC读写EEPROM驱动代码示例](https://download.csdn.net/download/qq_20222919/12733052)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] - *2* *3* [FPGA实现IIC通信（读写EEPROM）](https://blog.csdn.net/xs_sd/article/details/114534036)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值