educoder
小白T_T
这个作者很懒,什么都没留下…
展开
-
educoder第10关:补码一位乘法器设计
实验目的学生掌握补码一位乘法运算的基本原理,熟练掌握 Logisim 寄存器电路的使用,能在 Logisim 平台中设计实现一个8*8 位的补码 Booth一位乘法器。实验内容在 alu.circ 文件中的补码一位乘法器子电路中,增加控制电路和数据通路,使得该电路能自动完成8位补码一位乘法运算。再设置引脚初始值,然后驱动时钟自动仿真,电路可自动完成运算。运算结束,结果传输到输出引脚。运算结束时,电路应该自动停止。电路框架电路测试实验完成后,可利用文本编辑工具打开 alu.circ,将所有文原创 2021-04-05 23:38:07 · 8839 阅读 · 12 评论 -
educoder第9关:原码一位乘法器设计
实验目的学生掌握原码一位乘法运算的基本原理,熟练掌握 Logisim 寄存器电路的使用,能在 Logisim 平台中设计实现一个 8*8位的无符号数乘法器。实验内容在 alu.circ 文件中的原码一位乘法器子电路中,增加控制电路和数据通路,使得该电路能自动完成8位无符号数的一位乘法运算。再设置引脚初始值,然后驱动时钟自动仿真,电路可自动完成运算。运算结束,结果传输到输出引脚。运算结束时,电路应该自动停止。电路框架电路测试实验完成后,可利用文本编辑工具打开 alu.circ,将所有文字信息复原创 2021-04-05 17:35:11 · 11331 阅读 · 7 评论 -
educoder第6关:5位无符号阵列乘法器设计
实验目的帮助学生掌握阵列乘法器的实现原理,能够分析阵列乘法器的性能,能在 Logisim 中绘制阵列乘法器电路。实验内容在 Logisim 中打开 alu.circ 文件,在5位阵列乘法器中实现斜向进位的阵列乘法器,该电路引脚定义如图所示,其中 X,Y 为5位被乘数和乘数,P 为乘积输出,阵列乘法所需的25按位与的乘积项已经通过辅助电路生成,如图2.21所示,所有乘积项均通过隧道标签给出,用户只需要在已给出的电路框架中进行简单连线即可完成5位阵列乘法器。电路框架电路测试完成实验后,利用文本编原创 2021-04-05 17:27:40 · 15138 阅读 · 6 评论 -
educoder第5关:32位快速加法器设计
实验目的帮助学生理解成组进位产生函数,成组进位传递函数的概念,熟悉 Logisim 平台子电路的概念,能利用前述实验封装好的4位先行进位子电路以及4位快速加法器子电路构建16位、32位、64位快速加法器,并能利用相关知识分析对应电路的时间延迟,理解电路并行的概念。实验内容利用16位快速加法器以及先行进位电路构建32位快速加法器,并探讨其时间延迟。可能方案:(1)2个16位加法器直接串联,C16 信号采用下层的进位输出;(2))2个16位加法器直接串联,C16 进位输入采用上层的进位输出;(3)在16原创 2021-04-02 11:22:08 · 6316 阅读 · 1 评论 -
educoder第4关:16位快速加法器设计
实验目的帮助学生理解成组进位产生函数,成组进位传递函数的概念,熟悉 Logisim 平台子电路的概念,能利用前述实验封装好的4位先行进位子电路以及4位快速加法器子电路构建16位、32位、64位快速加法器,并能利用相关知识分析对应电路的时间延迟,理解电路并行的概念。实验内容在 Logisim 中打开 alu.circ 文件,在对应的子电路中利用四位先行进位电路和四位快速加法器构造十六位组间先行进位,组内先行进位快速加法器,并验证其功能是否正常,快速加法器引脚定义如图所示。其中 X,Y 为16位相加数,C原创 2021-04-02 11:10:56 · 13327 阅读 · 8 评论 -
第3关:4位快速加法器设计
实验目的帮助学生掌握快速加法器中先行进位的原理,能利用相关知识设计4位先行进位电路,并利用设计的4位先行进位电路构造4位快速加法器,能分析对应电路的时间延迟。实验内容利用前一步设计好的四位先行进位电路构造四位快速加法器,其引脚定义如图所示,其中 X,Y 为四位相加数,Cin 为进位输入,S 为和数输出,Cout 为进位输出,G,P 为 4 位成组进位生成函数和成组进位传递函数。电路框架电路测试完成实验后,利用文本编辑工具打开 alu.circ 文件,将所有文字信息复制粘贴到 Educoder原创 2021-04-01 22:18:15 · 19743 阅读 · 14 评论 -
CLA182四位先行进位电路设计
实验目的帮助学生掌握快速加法器中先行进位的原理,能利用相关知识设计4位先行进位电路,并利用设计的4位先行进位电路构造4位快速加法器,能分析对应电路的时间延迟。实验内容在 Logisim 中打开 alu.circ 文件,按照图中定义的输入输出引脚,在对应子电路中实现可级联的4位先行进位电路。其中 Gi,Pi 为进位生成函数和传递函数,Cin 为进位输入,C1~C4 为进位输出,G,P 为成组进位生成函数和成组进位传递函数。电路框架电路引脚电路测试完成实验后,利用文本编辑工具打开 alu.c原创 2021-04-01 22:13:47 · 17061 阅读 · 8 评论 -
8位可控加减法电路设计
实验目的帮助学生掌握一位全加器的实现逻辑,掌握多位可控加减法电路的实现逻辑,熟悉 Logisim 平台基本功能,能在 logisim 中实现多位可控加减法电路。实验内容在 Logisim 模拟器中打开 alu.circ 文件,在对应子电路中利用已经封装好的全加器设计8位串行可控加减法电路,其电路引脚定义如图所示,用户可以直接使用在电路中使用对应的隧道标签,其中 X,Y 为两输入数,Sub 为加减控制信号,S 为运算结果输出,Cout 为进位输出,OF 为有符号运算溢出位。电路测试完成实验后,利原创 2021-04-01 22:08:12 · 14713 阅读 · 3 评论 -
数字逻辑educoder实训项目 logisim实现 交通灯系统设计
第1关:7段数码管驱动电路设计第2关:四位无符号比较器设计;实验内容设计实现四位无符号比较器,该电路有8个输入,真值表表项256项,用真值表实现过于繁琐,且容易出错,所以对于这类电路只能通过构建逻辑表达式的方式实现,仔细思考四位无符号比较器的逻辑表达式,利用logisim自动生成电路功能自动生成该电路。第3关:8位无符号比较器设计实验内容利用已经设计完成的四位无符号比较器构建8位无符号比较器。第4关:1位2路选择器设计实验内容利用基本逻辑门构成1位的2路选择器。第5关:8位2原创 2021-01-02 15:22:38 · 18612 阅读 · 5 评论 -
数字逻辑educoder实训项目 logisim实现 交通灯系统设计超详细实验步骤,绝对完整
第1关:7段数码管驱动电路设计实验内容在 logisim 中打开实验资料包中的 RGLED.circ 文件,在数码管驱动子电路中实现对应功能。实验步骤按照图示填真值表,填完后自动生成。第2关:四位无符号比较器设计;实验内容设计实现四位无符号比较器,该电路有8个输入,真值表表项256项,用真值表实现过于繁琐,且容易出错,所以对于这类电路只能通过构建逻辑表达式的方式实现,仔细思考四位无符号比较器的逻辑表达式,利用logisim自动生成电路功能自动生成该电路。实验步骤比较器原理:1位原创 2021-01-02 14:39:55 · 9630 阅读 · 1 评论