该实验旨在通过Logisim平台，让学生掌握成组进位产生和传递函数，以及如何使用4位子电路构建16位快速加法器。学生需构造16位加法器，包含组间和组内先行进位，并验证其功能。电路测试将在Educoder平台上进行。
实验目的
帮助学生理解成组进位产生函数，成组进位传递函数的概念，熟悉 Logisim 平台子电路的概念，能利用前述实验封装好的4位先行进位子电路以及4位快速加法器子电路构建16位、32位、64位快速加法器，并能利用相关知识分析对应电路的时间延迟，理解电路并行的概念。
实验内容
在 Logisim 中打开 alu.circ 文件，在对应的子电路中利用四位先行进位电路和四位快速加法器构造十六位组间先行进位，组内先行进位快速加法器，并验证其功能是否正常，快速加法器引脚定义如图所示。其中 X，Y 为16位相加数，Cin 为进位输入，S 为和数输出，Cout 为进位输出，G，P 为16位成组进位生成函数和成组进位传递函数。
电路框架
电路测试
完成实验后，利用文本编辑工具打开 alu.circ 文件，将所有文字信息复制粘贴到 Educoder 平台的 alu.circ 文件中，再点击评测按钮即可进行本关测试。平台会对你设计的电路进行自动测试，为方便测试，请勿修改子电路封装，本关测试用例如下:
1207
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
