数字逻辑
文章平均质量分 60
小白T_T
这个作者很懒,什么都没留下…
展开
-
数字逻辑educoder实训项目 logisim实现 交通灯系统设计
第1关:7段数码管驱动电路设计第2关:四位无符号比较器设计;实验内容设计实现四位无符号比较器,该电路有8个输入,真值表表项256项,用真值表实现过于繁琐,且容易出错,所以对于这类电路只能通过构建逻辑表达式的方式实现,仔细思考四位无符号比较器的逻辑表达式,利用logisim自动生成电路功能自动生成该电路。第3关:8位无符号比较器设计实验内容利用已经设计完成的四位无符号比较器构建8位无符号比较器。第4关:1位2路选择器设计实验内容利用基本逻辑门构成1位的2路选择器。第5关:8位2原创 2021-01-02 15:22:38 · 18633 阅读 · 5 评论 -
数字逻辑educoder实训项目 logisim实现 交通灯系统设计超详细实验步骤,绝对完整
第1关:7段数码管驱动电路设计实验内容在 logisim 中打开实验资料包中的 RGLED.circ 文件,在数码管驱动子电路中实现对应功能。实验步骤按照图示填真值表,填完后自动生成。第2关:四位无符号比较器设计;实验内容设计实现四位无符号比较器,该电路有8个输入,真值表表项256项,用真值表实现过于繁琐,且容易出错,所以对于这类电路只能通过构建逻辑表达式的方式实现,仔细思考四位无符号比较器的逻辑表达式,利用logisim自动生成电路功能自动生成该电路。实验步骤比较器原理:1位原创 2021-01-02 14:39:55 · 9651 阅读 · 1 评论 -
计时器的设计
利用前面关卡中设计的60进制计数器和24进制计数器,来联合设计一个24小时的计数器,要求具有同步置数、异步清零功能。原创 2020-12-11 01:02:17 · 3057 阅读 · 1 评论 -
24进制计数器的设计
利用两个在第3关设计的十进制计数器,设计一个24进制计数器,要求具有同步置数、异步清零功能。相关知识计数是一种最简单的基本运算。计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时兼有分频功能。计数器在数字系统中应用广泛,如在电子计算机的控制器中对指令地址进行计数,以便顺序取出下一条指令,等等。...原创 2020-12-11 00:59:26 · 10392 阅读 · 0 评论 -
60进制计数器的设计
在第2关和第3关设计的计数器基础上,设计一个六十进制计数器,要求具有同步置数、异步清零功能。相关知识计数是一种最简单的基本运算。计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时兼有分频功能。计数器在数字系统中应用广泛,如在电子计算机的控制器中对指令地址进行计数,以便顺序取出下一条指令,等等。...原创 2020-12-11 00:58:16 · 10535 阅读 · 1 评论 -
十进制计数器的设计
在第1关设计的计数器基础上,利用反馈原理设计一个十进制计数器,要求具有同步置数、异步清零功能。相关知识计数是一种最简单的基本运算。计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时兼有分频功能。计数器在数字系统中应用广泛,如在电子计算机的控制器中对指令地址进行计数,以便顺序取出下一条指令,等等。...原创 2020-12-11 00:57:10 · 4821 阅读 · 2 评论 -
六进制计数器的设计
在第1关设计的计数器基础上,利用反馈原理设计一个六进制计数器,要求具有同步置数、异步清零功能。相关知识计数是一种最简单的基本运算。计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时兼有分频功能。计数器在数字系统中应用广泛,如在电子计算机的控制器中对指令地址进行计数,以便顺序取出下一条指令,等等。...原创 2020-12-11 00:56:04 · 14111 阅读 · 10 评论 -
4位递增计数器的设计
设计一个4位二进制(十六进制)同步递增计数器,要求具有同步置数、异步清零功能。相关知识计数是一种最简单的基本运算。计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时兼有分频功能。计数器在数字系统中应用广泛,如在电子计算机的控制器中对指令地址进行计数,以便顺序取出下一条指令,等等。具有并行加载功能的计数器原理如下图所示。...原创 2020-12-11 00:54:43 · 8668 阅读 · 9 评论 -
节拍脉冲发生器的设计
在Logisim中,构建由4个D触发器构成的4位节拍脉冲发生器。相关知识在数控装置和CPU中,设备/部件往往需要按照人们事先规定的顺序进行运算或操作,这就要求设备的控制部分不仅能正确地发出各种控制信号,而且要求这些控制信号在时间上有一定的先后顺序,即输出时序脉冲信号,以实现设备各部分的协调动作。实现这种控制的器件被称为节拍脉冲发生器,或者顺序脉冲发生器等。节拍脉冲发生器的工作波形图如下:节拍脉冲发生器又可称为独热码环形计数器,可以使用循环移位的原理实现,如下图所示。所谓独热码(one-hot co原创 2020-12-10 00:11:13 · 11044 阅读 · 1 评论 -
并行存取的移位寄存器的设计
在Logisim中,构建由4个D触发器构成的4位并行存取的移位寄存器,要求:1.具有异步复位功能;2.能够并行数据同步加载、并行输出(基本寄存);3.能够右移串行输入、右移串行输出(移位寄存);4.能够右移串行输入、并行输出(串并转换);5.能够并行输入、右移串行输出(并串转换)。相关知识寄存器(Register)的功能是存储二进制代码,它是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码,故存放n位二进制代码的寄存器,需用n个触发器来构成。并行存取的移位寄存器的结构相原创 2020-12-10 00:08:14 · 5385 阅读 · 0 评论 -
循环移位寄存器的设计
在Logisim中,构建由4个D触发器构成的4位循环右移移位寄存器,要求上升沿触发,具有异步复位功能以及并行数据同步加载功能。相关知识寄存器(Register)的功能是存储二进制代码,它是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码,故存放n位二进制代码的寄存器,需用n个触发器来构成。移位寄存器(Shift Register)的结构也比较简单,其中的数据可以在移位脉冲作用下依次逐位右移、左移或者循环移位。...原创 2020-12-10 00:06:31 · 8352 阅读 · 1 评论 -
移位寄存器的设计
在Logisim中,构建由4个D触发器构成的4位右移移位寄存器,要求上升沿触发,具有异步复位功能。相关知识寄存器(Register)的功能是存储二进制代码,它是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码,故存放n位二进制代码的寄存器,需用n个触发器来构成。移位寄存器(Shift Register)的结构也比较简单,其中的数据可以在移位脉冲作用下依次逐位右移或左移,如下图所示。...原创 2020-12-10 00:04:20 · 5735 阅读 · 0 评论 -
基本寄存器的设计
在Logisim中,构建由4个D触发器构成的4位基本寄存器,要求上升沿触发,具有异步复位功能。相关知识寄存器(Register)的功能是存储二进制代码,它是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码,故存放n位二进制代码的寄存器,需用n个触发器来构成。基本寄存器(Basic Register)的结构简单,只能并行送入数据,也只能并行输出,如下图所示。...原创 2020-12-10 00:03:00 · 7444 阅读 · 1 评论 -
译码器应用设计
在Logisim中选择在前面关卡中设计的译码器配合适当的门电路进行组合逻辑设计,设计一个全加器FA。原创 2020-12-10 00:00:22 · 4406 阅读 · 0 评论 -
低电平译码器LS138设计
在Logisim中,设计一个低电平有效的3-8译码器,使能信号有三个:G1、nG2a、nG2b。集成电路编码74LS138。相关知识译码器(Decoder)能将二进制代码的特定含义翻译出来,是一类多输入多输出组合逻辑器件,其可以分为:变量译码和显示译码两类。 变量译码器一般是一种较少输入变为较多输出的器件,常见的有n线-2^n线译码和BCD码译码两类;显示译码器用来将二进制数转换成对应的七段码,一般其可分为驱动LED和驱动LCD两类。计算机中通常有地址译码器、指令译码器等。...原创 2020-12-09 00:32:29 · 6672 阅读 · 10 评论 -
3-8译码器设计
本关任务:在Logisim中,利用上一关中设计的2-4译码器级联来构建3-8译码器,使能信号Enable高电平有效。相关知识译码器(Decoder)能将二进制代码的特定含义翻译出来,是一类多输入多输出组合逻辑器件,其可以分为:变量译码和显示译码两类。 变量译码器一般是一种较少输入变为较多输出的器件,常见的有n线-2^n线译码和BCD码译码两类;显示译码器用来将二进制数转换成对应的七段码,一般其可分为驱动LED和驱动LCD两类。计算机中通常有地址译码器、指令译码器等。利用2-4译码器级联扩展构建3-8原创 2020-12-09 00:30:45 · 12484 阅读 · 5 评论 -
2-4译码器设计
在Logisim中,设计一个高电平有效2线-4线译码器,使能Enable高电平有效。相关知识译码器(Decoder)能将二进制代码的特定含义翻译出来,是一类多输入多输出组合逻辑器件,其可以分为:变量译码和显示译码两类。 变量译码器一般是一种较少输入变为较多输出的器件,常见的有n线-2^n线译码和BCD码译码两类;显示译码器用来将二进制数转换成对应的七段码,一般其可分为驱动LED和驱动LCD两类。计算机中通常有地址译码器、指令译码器等。2-4译码器的电路原理图如下:...原创 2020-12-09 00:29:19 · 36814 阅读 · 2 评论 -
多路选择器的应用
在Logisim中选择在前面关卡中设计的多路选择器进行组合逻辑设计,设计一个全加器FA。原创 2020-12-09 00:16:10 · 4615 阅读 · 2 评论 -
8选1选择器设计
利用前面两关的选择器级联设计一个8选1多路选择器。相关知识多路选择器又称数据选择器或多路开关(MUX,Multiplexer),在多路数据传送过程中,能够根据需要将其中任意一路选出来送到输出的的电路。...原创 2020-12-09 00:14:33 · 13033 阅读 · 5 评论 -
4选1选择器设计
在Logisim中利用上一关的2选1选择器级联设计一个4选1多路选择器。相关知识多路选择器又称数据选择器或多路开关(MUX,Multiplexer),在多路数据传送过程中,能够根据需要将其中任意一路选出来送到输出的的电路。4选1选择器级联扩展原理如下:...原创 2020-12-09 00:10:51 · 19994 阅读 · 14 评论 -
2选1选择器设计
在Logisim中设计一个2选1多路选择器。相关知识多路选择器又称数据选择器或多路开关(MUX,Multiplexer),在多路数据传送过程中,能够根据需要将其中任意一路选出来送到输出的的电路。2选1多路选择器电路原理图如下:...原创 2020-12-09 00:08:57 · 21457 阅读 · 3 评论 -
本关需要你根据所学的组合逻辑及数字电路的知识完成一个16进制7段数码显示译码器的设计
本关需要你根据所学的组合逻辑及数字电路的知识完成一个16进制7段数码显示译码器的设计,验证满足一个16进制7段数码显示译码器的规则,根据逻辑真值表和逻辑表达式完成表决功能。熟悉Quartus II的Verilog HDL文本设计流程,掌握组合逻辑电路的设计仿真和硬件测试的方法。最后完善一个16进制7段数码显示译码器电路的功能描述风格Verilog HDL 代码。相关知识逻辑原理7 段数码是纯组合电路,通常的小规模专用 IC,如 74 或 4000 系列的器件只能作十进制 BCD 码译码,然而数字系统中原创 2020-12-09 00:06:06 · 2073 阅读 · 0 评论 -
本关需要你根据所学的组合逻辑及数字电路的知识完成一位全加器的设计
本关需要你根据所学的组合逻辑及数字电路的知识完成一位全加器的设计,验证满足一位全加器的规则,根据逻辑真值表和逻辑表达式完成表决功能。熟悉Quartus II的Verilog HDL文本设计流程,掌握组合逻辑电路的设计仿真和硬件测试的方法。最后完善一位全加器电路的功能描述风格Verilog HDL 代码。逻辑原理一位全加器电路中, A、B、Ci为 1 位数,Ci为来自低位的进位, A、 B 相加的结果为 So,产生的进位为 Co。设输入为 A、 B,且 A 表示被加数,用二进制数1,0表示该输入值; B原创 2020-12-09 00:04:01 · 881 阅读 · 0 评论 -
本关需要你根据所学的组合逻辑及数字电路的知识完成半加器的设计
本关需要你根据所学的组合逻辑及数字电路的知识完成半加器的设计,验证满足一位半加器的规则,根据逻辑真值表和逻辑表达式完成表决功能。熟悉Quartus II的Verilog HDL文本设计流程,掌握组合逻辑电路的设计仿真和硬件测试的方法。最后完善一位半加器电路的功能描述风格Verilog HDL 代码。逻辑原理一位半加器电路中, A、B为两个 1 位数,不考虑来自低位的进位, A、 B 相加的结果为 So,产生的进位为 Co。设输入为 A、 B,且 A 表示被加数,用二进制数1,0表示该输入值; B 表示原创 2020-12-09 00:00:47 · 917 阅读 · 0 评论 -
1位十进制加法器设计
1位8421BCD码加法原理图如下:修正逻辑:Adjust = carry_out + Z3∙Z2 + Z3∙Z1原创 2020-12-08 00:19:04 · 9883 阅读 · 4 评论 -
行波进位加法器设计
在Logisim中,利用上一关设计的全加器FA级联设计一个4位的行波进位加法器。行波进位是指进位信号从低位逐位向高位传递,特点是结构简单,但速度比较慢。原理示意图如下:原创 2020-12-08 00:17:40 · 6955 阅读 · 1 评论 -
全加器设计
请根据教材中的全加器原理图在Logisim中手工绘制全加器电路。原创 2020-12-08 00:16:20 · 6564 阅读 · 4 评论 -
半加器设计
利用在Logisim中的“组合逻辑分析”工具自动生成半加器电路。原创 2020-12-08 00:14:27 · 5256 阅读 · 1 评论 -
多路选择器
本关需要你设计一个 2 选 1 多路选择器。进一步熟悉 Verilog HDL 设计流程,组合电路的设计和测试。module mux21(a,b,s,y); input a,b,s; output y; reg y; always @(a,b,s) // 请在下面添加代码,实现当选择信号S为0时选中a,为1时选中b; /********** Begin *********/ if(s==0) y=a; else if(s==1) y=b;原创 2020-12-08 00:08:05 · 2661 阅读 · 1 评论 -
三人表决电路
本关需要你根据所学的组合逻辑及数字电路的知识完成三人表决电路的设计,实现少数服从多数的表决规则,根据逻辑真值表和逻辑表达式完成表决功能。运用Verilog HDL进行设计,完善三人表决电路的功能描述风格代码,具备组合逻辑电路的设计仿真和测试的能力。module JG3(ABC,X,Y); //input Port(s) input [2:0] ABC; //output Port(s) output X, Y; reg X, Y; //Additional Module Item(s)原创 2020-12-08 00:07:05 · 10639 阅读 · 0 评论 -
电路功能描述方式——结构方式
使用结构描述风格的Verilog 设计一个2选1电路。下图为简单2选1电路的顶层示意图,其功能为:当a等于b时,out=a;当a不等于b时,out=b;module sel2_1s(a,b,out); input a; input b; output out; /********** Begin *********/ assign out=(a==b)?a:b;//调用实训2中的例子---2比较器,实现当a等于b时,out=a;当a不等于b时,out=b /********** End原创 2020-12-08 00:05:39 · 771 阅读 · 0 评论 -
电路功能描述方式——行为方式
使用功能描述风格的Verilog 设计一个2选1电路。下图为简单2选1电路的顶层示意图,其功能为:当sel为1时,out=a;当sel为0时,out=b;module sel2_1f(a,b,sel,out); input a; input b; input sel; output reg out; /********** Begin *********/ always @(a,b,sel) begin //使用always声明语句,实现当sel,a,b这三个原创 2020-12-08 00:04:28 · 829 阅读 · 0 评论 -
电路功能描述方式——数据流方式
使用数据流描述风格的Verilog 设计一个2选1电路。下图为简单2选1电路的顶层示意图,其功能为:当sel为1时,out=a;当sel为0时,out=b; /********** Begin *********/ module sel2_1(a,b,sel,out);//请补全端口列表 /********** End *********/ input a; input b; input sel; output out; /********** Begin *********/原创 2020-12-08 00:03:17 · 953 阅读 · 0 评论 -
Verilog模块的结构
大家应该都知道运用C语言可以实现在屏幕上显示hello,world !my name is xiaohong这个功能,但是运用Verilog HDL语言如何实现呢?本关任务:运用Verilog HDL 语言实现在屏幕上显示hello,world !my name is xiaohong。module main; initial begin原创 2020-12-08 00:00:39 · 700 阅读 · 0 评论 -
根据卡诺图绘制电路
本关任务:根据如下卡诺图化简逻辑函数并绘制逻辑电路。原创 2020-12-07 23:58:11 · 2809 阅读 · 2 评论 -
根据波形图绘制电路
本关任务:根据如下波形图设计并绘制逻辑电路,其中A、B、C为输入信号,F为输出信号。原创 2020-12-07 23:56:00 · 4629 阅读 · 1 评论 -
根据简化真值表绘制电路
本关任务:根据如下简化真值表,写出Gt的表达式并绘制电路。X1 X0 Y1 Y0 Gt1 d 0 d 11 1 1 0 10 1 0 0 1原创 2020-12-07 23:54:08 · 3024 阅读 · 1 评论 -
根据真值表绘制电路
本关任务:根据如下给定的真值表绘制逻辑电路,其中A、B、C是输入变量,F是输出变量。A B C F0 0 0 10 0 1 00 1 0 00 1 1 01 0 0 01 0 1 01 1 0 01 1 1 1原创 2020-12-07 23:53:18 · 5764 阅读 · 1 评论 -
根据布尔表达式绘制电路
本关任务:在Logisim中根据给定的布尔代数表达式(F=AB+BC+CA)绘制逻辑电路。原创 2020-12-07 23:51:58 · 4734 阅读 · 1 评论