FPGA交通灯 Verilog Modelsim

一、设计要求
东西方向和南北方向各有 红黄绿三盏灯
其中红灯30秒 黄灯5秒 绿灯25秒

二、设计代码
traffic_led.v

module traffic_led(rst_n,clk,r1,g1,y1,r2,g2,y2);//c5,c25,c30åˆ†åˆ«æ˜¯ä¸‰ä¸ªå®šæ—¶å™¨çš„è¾“å‡ºæ ‡å¿—ä½,en分别是三个定时器的使能位
	
	input rst_n,clk;
	wire c5,c25,c30;
	
	reg [2:0] en;
	output reg r1,g1,y1,r2,g2,y2;  //输出端口能和输å
¥ç«¯å£é“¾æŽ¥å—？
	
	reg [3:0] current_state,next_state;
	
	localparam 
		s0 = 4'b0001,
		s1 = 4'b0010,
		s2 = 4'b0100,
		s3 = 4'b1000;
	
	clock_5 u0(
		.clk(clk),
		.rst_n(rst_n),
		.en5(en[0]),
		.c5(c5)
	);
	
	clock_25 u1(
		.clk(clk),
		.rst_n(rst_n),
		.en25(en[1]),
		.c25(c25)
	);
	
	clock_30 u2(
		.clk(clk),
		.