随手记（未整理

2022(XY)

1、subclass添加和删除？Set up—Subclass—Board Geometry—方框—New Subclass

2、建立焊盘：

选择焊盘类型----设置Begin Layer的参数----设置Soldermask参数----设置Pastemask参数（一般Soldermask比Regular Pad大4mil(0.1mm)）

3、封装建库：REF\DEV\VALUE

①Package Geometry: Pin_Number/Assembly（装配层，器件实体大小）/Place_Bound（元器件封装的投影高度，Setup->Area->Package Height，点击设定区域，在控制面板的Option选项设置器件高度的最大最小值，空缺时系统自动按缺省值300mil处理）/Slikscreen(0.1mm)

②Ref Des: Assembly（装配层位号，不是必须的）/Slikscreen（元件位号，元器件在原理图中的编号）

③添加禁布区域：有些表贴元件要求在一定区域内不能存在过孔，选菜单Setup->Area->Via Keepout，按丝印大小勾画出相应禁布区域；如果器件对于部分区域有禁布线要求，则选菜单Setup->Area->Route Keepout ，按要求勾画出相应禁布区域。

④时间标注：时间标注表明库的最新刷新时间，以便于版本管理，此项标注于

PACKAGE GEOMETRY/DISPLAY_TOP层，格式为yyyy.mm.dd

⑤BGA/PGA管脚总数－管脚间距－内部行数X内部列数

模板设置时选择Load Template，

4、关于铜箔：

PCB铜厚一般分为1oz(35um)、2oz(70um)、3oz(105um)。开关电源走大电流的一般为2oz、一般信号1oz即可。 双面板是1oz，多层板内层是1/2oz 1/3oz外层1oz 1/2oz 1/3oz；电源板铜厚要求高。

铜箔一般按制造方法分为压延铜箔和电解铜箔两大类。压延法制造的铜箔要求铜纯度高(一般≥99.9%)，铜箔弹性好，适用于挠性板、高频信号板等高性能PCB的制造，在产品说明书中用字母“W”表示。电解铜箔则用于普通PCB的制造，铜的纯度稍低于压延法所用的铜纯度(一般未99.8%)，并用字母“E”表示。

注：1 OZ=28.35g，1 ft2=0.09290304㎡

5、OSP（有机焊料防护）：PCB表面处理的一种方法。在洁净的裸铜表面上，以化学的方法长出一层有机皮膜，这层膜具有防氧化，耐热冲击，耐湿性，用以保护铜表面于常态环境中不再继续生锈（氧化或硫化等）；但在后续的焊接高温中，此种保护膜又必须很容易被助焊剂所迅速清除，如此方可使露出的干净铜表面得以在极短时间内与熔融焊锡立即结合成为牢固的焊点。

优势：平整面好，和焊盘的铜之间没有IMC形成，允许焊接时焊料和铜直接焊接（润湿性好），低温的加工工艺，成本低（可低于HASL），加工时的能源使用少。

劣势：OSP PCB 表面的有机涂料极薄, 若长时间暴露在高温高湿环境下，PCB 表面将发生氧化，可焊性变差， 经过回流焊制程后，PCB 表面有机涂料也会变薄，导致PCB 铜箔容易氧化。

6、Allegro规则管理器：
Min Line Space：差分对-对内最小间距（非中心间距）
Primary Gap：默认走差分对线时差分对的对内间距（非中心间距）
Neck和Neck gap：是指在差分对neck mode 模式下的走线；此模式下可以改变差分对的线宽以及线间距；设置方式，拉出差分线->鼠标右键 ->Neck Mode 即可；一般都和线宽和差分对间距一样；

7、打线长度：芯片PAD与PCB焊盘中心点距离，中心点间距+0.3mm，差不多就是打线长度。

8、高速信号布线的规则：
      高速并行总线的布线要求：①优先选择内层布线，增大与其他布线的间距；②除特殊要求外，单线阻抗50ohm，差分100ohm；③同组布线等长，与时钟线遵循一定的时序关系；④蛇形绕线的间距不小于三倍线宽；⑤尽可能靠近本组总线的I/O电源或者参考地平面；⑥上升时间小于1ns的总线，要求有完整的参考平面；⑦低位地址总线参照时钟布线要求；
      高速串行总线的布线要求：①需要考虑布线的损耗，确定线宽线长；②线宽不小于5mil，布线尽量短；③尽量减少打孔换层；④速率达3.125Gbps或以上时，信号过孔旁打地孔；⑤高速信号避开平面层的分割线，信号线边缘与分割线边缘水平间距保证3W；⑥收发两个方向的高速信号，不能交叉在一起走线；
     布线：信号线间距遵循3W原则；
              不同层之间的线尽量不要平行，以免形成实际上的电容；
               数字地、模拟地要分开，对低频电路，地应尽量采用单点并连接地，高频电路宜采用   多点串联接地；对于数字电路，地线应闭合成环路，以提高抗噪声能力。

9、数字地、模拟地：将这两个地分开，是为了将数字地和模拟地的共地电阻降到最小。

10、电源的地为什么要分割？电源会影响其他信号线，电源在降压时产生的脉冲通过地影响其他信号。

11、模拟信号和数字信号的区别：模拟信号是连续的，数字信号是离散的。

12、信号完整性就是研究如何让驱动芯片发出的信号经过传输通道被接收芯片正确接收的学问

13、叠层分配原则：

1）所有信号层尽可能与地平面相邻，以保证完整的回流通道；尽量避免两层信号层直接相邻，以减少串扰；

2）确定电源参考平面；高速数字信号布线远离多电源参考平面；

3）合理设计布线组合：在信号层间转换时，要保证返回电流可以顺利的从一个参考平面留到另一个参考平面；

4）设计布线方向：在同一信号层上，应保证大多数布线的方向是一致的，同时应与相邻信号层的布线方向相交；比如可以将一个信号层的布线方向设为Y轴走向，而将另一个相邻的信号层布线方向设为X轴走向；

5）采用偶数层结构，制造工艺（导电层在芯层上，芯层材料时双面覆板，全面利用芯层时，印制电路板的导电层数就为偶数；偶数印制电路板具有成本优势。

14、嘉立创盘中孔设计指南：①盘中孔的外径一定要比内径大至少0.1mm，最好是0.15mm；②孔大小：0.2-0.5mm；③过孔离接插件的孔最小距离必须大于0.5mm，否则会导致周边的过孔产生连锁反应，成片的孔不能做盘中孔工艺。POFV

15、单边开窗大于焊盘2-3mil即可（用CCD曝光机对位），现在即使单边开窗等于焊盘或者单边开窗大于焊盘1mil也可以的（采用高精度LDI对位技术）。

2021(WT)

1、罩内大器件离屏蔽罩留0.5mm间距

罩外器件离屏蔽筋留0.5mm以上，大器件更多一点;

TVS和屏蔽罩的距离：0201 0.3 ；0402 0.4 ；0603 1.0

2、元件到板边间距大于等于0.3mm，排插、连接器、大电感都要距离0.5mm以上，如果邮票孔位置要大于0.5mm

3、设置应用栏：View—Customize Toolbar…

4、器件定位线规范要求：

常规情况下，EDA Layout时，定位线都加到器件装配线上，起不到定位作用。

建议对齐器件本体，非接地网络掏除表层铜箔（漏基材）， 防短路。

如果必须做金线，建议金线到器件端子（阻、容、弹片等端子外漏）或者pcb pad间距≥0.15mm。

5、。。。。。。

6、FPC一把线需要拐弯的时候（弯度较小时）：可以先走45°的线—推挤—右键—选择Select on Path—沿着拐弯画线（选择拐弯处的走线）—将45°的走线推挤成弧线。

7、注意要切铜皮，不要经常用推铜皮的功能！！！

功耗板总结：

(1)主要负责：放置电阻、拉通测试点、修改意见

(2)学习到了：放置电阻步骤：确定要放置的电阻，点亮电阻两端的网络，打开所有层-shadow，分析输出端和负载端，将电阻放置在负载端/大孔附近，拉通走线。

对齐测试点的方法：捕捉PIN，用2D的line

(3)注意事项：电阻不要放在以下区域：摄像头附近的抠手位（一般1.5mm）、限高的区域、露铜区域（不能打孔）

拉通测试点的差分线要尽量遵守3w原则，减少串扰。

8、孔铜厚度：1-2层板>=0.8um;3-4层板>=15um;

9、阵列打孔？

Place—Via Arrays—Boundary--

10、检查库？   

在原理图中复制一个器件放在角落，删掉其他所有的器件的原理图-----导出网表-----导入PCB；将原来的原理图导出网表-----导入PCB，提示有ERROR的就是库里没有的；

11、给网络刷不上颜色？颜色被隐藏？在Color Dialog里面关掉隐藏即可；

12、Pin、Cline、Shape上不显示网络名？

检查Design Parameter Eidor里面Display net names是否打开；

13、如何开某一模块的飞线？

Show Rats—CM—Physical—Net—选择分组—右键—Select.

14、将动态铜变为静态铜后，想要修改信号线怎么办？

Shape Void Rectangle—然后掏空需要修改的部分铜皮—修改信号线—转成静态铜—合并铜皮.

15、在静态铜上打孔，怎么避让出孔的位置？

Shape Void Circle—选择铜皮—在Options选择Place Circle—输入Radius—Snap pick to—via—Done.

16、修改静态铜的避让？Shape—Manual Void/Cavity—Element—选择需要避让的铜皮—选择Via/Clines.

17、如何快速删掉单点地的位号？首先取消所有的高亮—点击Find by Query—选择Symbols—Component Property—VALUE--*--选择(4/L8, L5, TOP;BOT)—OK—Save Query—取名—刷色—勾选By Saved Query—选择 文件—框选所有器件—单点地位号会全部被刷上颜色（删除同理）。

18、CAD显示乱码？R＋E键，然后按下空格键刷新即可；

19、用坐标定位时，注意输入x（），而不是ix （），这两个的区别是：x输入的是确定的目标坐标，如Move命令后输入x 100 100，是指移动到坐标为（100，100）的位置；ix输入的是相对目标，如ix 100，是指相对当前位置向x方向正向100，ix 100 100，是指在当前坐标基础上向x方向正向100，向y方向正向100；

20、在PCB直接找短路：将网络名复制到Find--Find by name即可；

在原理图中找短路：先找到网络—左键选中网络—右键—Signals—界面左边会出现此网络所在的页数。

10.18号（考核小板总结）

(1)地孔：两个小孔+一个大孔；每一个地PIN上能打地孔，就打上地孔，旁边还要打2_5孔，让其连接到主地层；

(2)弹片：要给弹片打孔用来加固，天线的弹片需要铺铜；

(3)单点地：将器件和孔重合，并且给单点地铺一层静态铜，需要单点地的信号一般都比较重要，比如音频信号线，需要接干净的地，来减少干扰；

(4)需要包地的信号线尽量包地，避免和其他信号线干扰；

(5)关于信号线：

DMDP、MIPI信号线立体包地，音频信号线也比较重要，需要进行包地处理；

耳机麦克风信号线：EAR_MIC_P/EAR_MIC_N，一般需要走0.2mm，并且立体包地；

耳机声道信号线：AU_HPL_IN/AU_HPR_IN，一般需要走0.15mm，AY_REFN_IN位于左声道右声道的中间，是参考声道，走0.2mm；

AU_VIN0_N_CON/ AU_VIN0_P_CON音频信号线，走0.1mm；

音频的电都比较重要，走0.15mm/0.2mm；音频的地走0.15mm；

马达信号线：VSW_HAP_M/VSW_HAP_P，一般需要走0.2mm，并且立体包地；

FM信号线：差分、立体包地，0.06mm；

AUX_IN4_NTC/AUX_IN5_NTC，立体包地；

VIO18_PMU电信号，一般要求不高，不要和其他信号线穿，会干扰其他信号线；

SPK信号和VBUS信号，要注意这两个信号要包好，不要让其被干扰；

SPK铺铜时，3个PIN时，6个小孔就够了；一个小孔过的电流大概是300mA;

10.12号（培训交流）

(1)ACDC 交流-直流，DCDC直流-直流。

(2)检查Gerber文件：①文件是否完整，铜皮、钻孔、焊盘、走线；②检查对应关系，Solder阻焊层，要露出来，paste开窗，需要上焊锡。

(3)FPC贴器件要出BOM。

(4)测试点和Mark点一般不需要Paste（不需要用焊锡焊接）。

(5)YF快充项目，器件距离插件0.2mm，以便贴片。

(6)查看器件信息，P为公座，S为母座。

(7)一个板子只能画一个Route Keepin。

(8)通孔要避免打在净空区。

(9)串阻信号需要设置Xnet网络，然后再绕等长，不能一段一段绕等长。

(10)二维码和屏蔽罩的位置不能走表层线，也不能打孔。

(11)白油（位号）是印在板子上的，手机一般不需要。

(12)手动修改焊盘的大小（首先得取得基带的同意）：在需要修改的PAD上加对应网络的铜皮，再在Solder画一层铜皮即可。

(13)转接类FPC复制走线时，将信号线复制过去还在PIN中心的操作：Tools—Derive Connectivity—全选。

(14)定位线：避开所在层的走线，宽度为0.125mm，放在Soldermask层。

(15)定位孔要画Route Keepout.

21、测试点交叉？Place—Swap—Components—点击交叉的测试点—Done

22、复制的孔没有属性？复制—勾上Retain net of vias

23、打开全部DRC？Setup—Constraits—Mode—电气规则、物理规则、间距规则里面的DRC都勾上（Physical--……）.

24、测试点大小？正常有1mm 1.2mm 1.5mm，也有0.5mm的但是不常用.

25、更新全部器件封装？Place—Update symbols—勾选Package symbols—勾选第三个和最后一个—refresh—close.

26、更新单个器件封装？将模式切换到Placement edit，右键需要更新封装的器件—Refresh symbol instance.

注：更新器件封装时，位号也会被更新。

27、创建器件摆放模板？选中某一页原理图--Setup—Application mode—Placement edit—右键任意一个器件—Place replicate create—Done—左键—创建模板------选中另一页原理图--Setup—Application mode—Placement edit—右键任意一个器件—Place replicate apply—选中创建的模板—选第一个--OK.

28、一个大孔可以过500mA的电流；孔之间的距离大于0.5mm.小孔200~300mA；

29、层有问题？打开层设置完好的板子，File—Export—Parameters导出正确的层，然后导入到新板子即可。

30、类似63021_1_10这类板子走线时，将Spacing设置为0.1mm.

31、工程回复单：边框上的镭雕区角线以防焊开窗的形式做出，镭雕区不做任何处理。

32、多层板如何设置线间距？CM—Physical Constraint Set—All Layers—Creat规则—根据要求设置（DP—Min line spacing\Primary gap\Neck gap），一般走线层和其他层规则不太一样.

33、应用上述规则？CM—Physical--Net—All layers—选中设置的差分对应用规则.

34、给堆叠导dxf时候，如果需要带表层走线和信号孔，可以按这个办法把地孔和地线删掉，只保留信号孔，方便堆叠查信号线的短路，

删除PCB中GND孔：Fix所有Nets，Unfix-Nets-GND，Delete-框选Via/Clines/Shape.

35、硬板出文件不出Silk层，版本号加在Solder层。

36、Silk层需要添加：board geometry----cutout、design_outline、outline、silk；

Package geometry----assembly、silk；Ref des----silk.

37、修改Gerber文件的的线宽：小相机—选中层—undefined line width.

38、板子需要掏空的地方要画ROUTE KEEPOUT & CUTOUT.

39、打的通孔有问题？Design Parameter Editor—Display—Enhanced display modes—打勾到Connect line endcaps

40、SMD 设计，即线路层（TOP 层）比阻焊层（Solder Mask 层）大。

41、Gerber文件怎么检查？主要看Top、Bot层会不会短路，看paste层器件和Top\Bot层器件的大小，看paste层和solder层是否重合；

42、如何设置差分线？等长规则？

规则管理器—Electrical—Net—

• Differernt Pair—Creat—Different Pair—对需要差分的线进行分组
• 选中这些组—右键—Creat—Net Group—OK
• Static Phase—Tolerance—在NG一行设置组内间距—Analyze
• Relative Propagation—给信号线添加Pin Pair—选择BTB—Apply—OK
• 选中信号线或者BTB—Creat—Match Group—OK--------设置规则—Analyze.

备注：Analyze未果？任务栏的Analyze—Analysis Mode—Electrical—on.

43、丝印加到哪一层？转接FPC器件是异面，丝印加到TOP层；器件是同面，丝印加到未放置器件的那一面；

44、layout完成后，要记得添加位号、丝印。

45、推挤有问题？点击推挤—右键—Design parametres—Slide—Show全选。

46、原理图和制板说明对不上时，以制板说明为准。

47、布线之前一定要和基带对一下器件摆放是否正确！！！

48、导封装？File—Export—Librares—Export to—Export.

49、画板子之前先看结构是否能对上。

50、画剪切线：line--iy **--change宽度0.3

51、怎么改孔的大小？Tools—Padstack—Replace--old

52、加不了地孔？CM—Physical—Physical Constraints Set—All layers—Vias点进去选择添加。

53、格点太大？Set up—Grids—都设置为最小值0.0001。

54、线宽过流0.1mm/100mA，小孔过流300mA，大孔过流500mA

55、出光绘文件时，2D/3D不用出。

56、修改避让的规则：CM—Spacing—Spacing Constraint Set—All Layers—在Objects添加规则—修改避让的距离—Net--All Layers—Referenced Spacing选择规则。

57、在包地处理过程中，尽量上下部分都打孔。如果末端浮空不闭环，可能会出现天线效应，造成不必要的EMC(电磁兼容)问题。

58、学到了：①导入差分规则：CM—File—Import—Constraints，在Net—Routing—Relative Propagation中分析。

②修改丝印层字体大小：Setup—Design Paramenters—Tex—Setup text size

③修改铺铜方式：Shape—Global Dynamic Params—Tru pins/Smd pins/Vias都选择Full contact。

59、在位置紧缺的情况下，可以用铺铜来增加信号线的宽度。

60、摆放器件要抓取Body Center—Snap pick to--Intersection。若摆放器件出错，先查看错误原因。修改规则：规则管理—Spacing Constraint Set—All layers—修改。一般可以改为0.09。摆放器件时如果没有中心点可以找堆叠出个中心点或者自己画一个中心点。

61、①导入网络表因缺少器件而出错，可以采取以下解决方法：Setup—User Preferences—修改devpath/padpath/parampath/psmpath—OK.

Paths--Library

②导入网络表之后，需要放置器件：Place—Quickplace—Place—OK.

③2D图纸DXF，3D图纸IDF-emn。

④画3D(板框Design outline)：Shape—Compose Shape—Options--Active class—Board Geometry—Design_Outline—右键—Temp Group—选择—右键—Complete—Done.

• 导出器件：Export—Libraries—Export—OK.

62、导入网表：打开DSN文件—选择文件名—单击Create netlist—确定—是，即生成网表。

63、绘制完成后要仔细检查，有些线与线、线与孔、孔与孔间距太小，铜会没铺好，要注意修改。

64、学到了：①进行走线布局时，线与孔的位置一定要紧凑，否则走到后面会没位置，很麻烦。

②注意对重要信号的包地处理。

③群组走线时，可以先沿着ROUTE KEEPIN的边框绘制一条未赋予网络名的线。

④将上半部分布局好的走线复制到下半部分操作：copy--选择要复制的孔、线、铜--在pin上右键—snap pick to—pin—右键—mirror geometry—右键—rotate—旋转90°--在上面选择的pin上右键—snap pick to--pin--done

65、收获：①Route Keepin的拐角处呈直角，应该和外框一样呈圆弧。原因：本身板框弧度太小，内缩0.2呈直角，内缩0.1就是圆弧了。

②自动检测孤铜的命令：Shape—Delete Islands

③敷铜之后如果地线还显示有飞线，可以采取打孔的方式处理。

66、学到了：①群组走线的时候要先沿着用ROUTE KEEPIN框出的布线区域绘制一条地线，然后进行群组走线，这样走出的线就和外框一致。

②群组走线时执行矩阵裁剪命令会使走线的效率更高。

③矩阵裁剪命令：Manufacture—Drafting—Delete by rectangle

67、收获：①画板子的时候要先设置布线区域，未画ROUTE KEEPIN的话，铺铜会铺到板外面去。

②有4条线未连接，在绘制结束后要进行检查。

③画铜皮的时候不要出现锐角，需要画钝角，不然板厂不好做。

④敷静态铜的时候距离太窄，过电流不够，1mm过1A电流。

⑤对USB进行包地保护，否则会有串扰。

⑥USB要完全立体保护。

• 导入外框(standard.clp)文件：File—Import—Sub-drawing—选择standard--OK

68、学到了：如何增加修改与删除及重新命名网格。

7.8号

当日工作和收获：

1、学到了：①不同线宽的信号在群组走线的时候如何按照原本的线宽进行走线。

②群组走线时，如何设置走线之间的间距、变更控制线。

③地线一开始就要和信号线一起走，最后画的话会挤不出来空间。

④走线时，右键出现的菜单中Toggle可以改变线的拐角方向。

7.7号

当日工作和收获：

1、在保存文件时不能有中文字符。

侧键FPC布线时存在的问题：

1、三块静态铜和信号线报错。

原因：三块静态铜起到了测试点焊盘的作用，没有把铜皮赋予各自的网络，所以和信号线报错。

解决办法：给三块静态铜赋予各自的网络。

2、在绘制过程中，没有注意板边包地的问题。

解决办法：把信号线往内推一推，让板边铺上铜；或者直接拉一根不低于0.1mm的地线。