FPGA学习汇总（六）----数码管显示（1）

已于 2024-04-13 15:16:32 修改
阅读量9.5k 收藏 96
点赞数 8
分类专栏： FPGA 文章标签： FPGA 经验分享
于 2022-04-29 15:25:28 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_50652615/article/details/124494221
版权

目录

 

 

概念

单个数码管显示单个数字

 操作

 代码

 现象

分析

四个数码管定时单个显示数字

分析

代码

四个数码管同时显示

分析

代码

现象

 四个数码管同时显示定时转换

分析

代码

 

 

概念

我们要搞懂数码管首先要明白几个概念。

我们先看一个数码管

 

watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80NTg3MDYxMA==,size_16,color_FFFFFF,t_70#pic_center

watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L0N1cm5hbmUwXzA=,size_16,color_FFFFFF,t_70

 

一个数码管是由a、b、c、d、e、f、g、dp八个二极管组成，八个LED一端接在一起，另一端引脚引出来。二极管如果阳极连在一起，就是共阳极数码管，阴极连在一起，就是共阴极数码管。

如上图，是一个共阴极数码管，要使数码管显示不同的数字，只需点亮对应LED即可。如：数码管显示“0”，则a、b、c、d、e、f六个LED亮，g、dp这俩个LED灭，即可显示“0”。

 

如果是一个数码管我们需要控制八个led来控制显示 如果是四个 理论上需要控制三十二个 太多了 我们这时候就引用了共阴和共阳的概念。

我们来看原理图（这里我这个板子是共阳，共阴同理）

05b1fc7aa6154d778692a6a5bb00cffc.png

一共只需要十二个引脚即可，四个段选 八个位选 通过D1234 不同的高低电平可以控制哪个数码管亮 通过给abcdefg dp 不同的高低电平 可以控制数码管显示什么

如果没学过51单片机的朋友可能还不理解如何实现控制四位数码管 看原理图 好像一个时刻只能显示一个数 这里运用了人类视觉的偏差 即当不同的数码管切换速度足够快 则可以出现同时显示的偏差 也就实现了四位数码管的显示 

接着我们先看

单个数码管显示单个数字

操作

这个就比较容易实现  我们按照原理图找到对应引脚（有些可以自己定义）

在下面选择pin planner 配置自己的引脚 （自行配置）

 9e828e5af7e84ee4ad6b9456700c52f2.png

 

c3bc6c7b301d46fe82c272274b0c7ef1.png

配置好了之后 全局编译 然后导入板子

a56512e039ad461eb66ab9fc2caa462d.png

选中里面sof文件  点击start 导入 （前面文章介绍过 这里也只简单介绍一遍）

 代码

module KC14(clk,rst,seg,sel);
input clk;
input rst;
output reg[7:0] seg;
reg[1:0] num;
output reg[3:0] sel;

always@(posedge clk or negedge rst)
		begin
begin
		if(!rst)
        seg<=8'b1111_1111;
        sel<=4'b1111;
end
else
		begin
		seg<=8'b1010_0100;//选位 亮具体哪个led 控制数码管显示数字
		sel<=4'b0111;//段选 控制哪个数码管亮
		end
		end
		
		endmodule

现象

d9e4fbe1fe1e492a87a20b16b85d8c3d.png

分析：

简单分析一下 大家应该对verilog语言有了基础的认识 主要讲一下段选和位选

段选 因为是共阳 而是D1 D2 D3 D4 为高电平即可 但是我们可以注意到 我给的是0

因为我们原理图接了一个a16aae29b5ad487f8efa1ce263824e80.png

当给0电平时导通 这样我们通过控制四位二进制 0000到 1111 来控制哪个数码管亮 也就是段选

然后我们在上面也介绍过 abcdefg dp（.） 这八个led 我们通过给0 来控制数码管显示什么数字

上面例子给的是 8'b1010_0100 也就是2 我们想实现不同的数字对应不同的八位二进制数 大家可以自己尝试改变一下。

 

四个数码管定时单个显示数字

分析

原理与上面类似 就不赘述了  主要加了一个定时 和 不同数码管的切换 如果上面例子看懂了 这里直接看代码应该就可以看懂 这里实现的是四个数码管 1234 定时1s 每秒切换 1234 分别显示 

代码

module KC5(clk,rst,seg,sel);
input clk;
input rst;
output reg[7:0] seg;
reg[1:0] num;
output reg[3:0] sel;
reg[25:0] cnt;
reg[25:0] clk_1s;


always@(posedge clk or negedge rst)
	begin
		if(!rst)
		begin
cnt=0;
	end
	
	else if(cnt==26'd24_999_999)
cnt<=0;
else 
cnt<=cnt+1;
end
//1s周期控制部分
always@(posedge clk or negedge rst)
begin 
     if(!rst)
    clk_1s<=1;
 else if(cnt==26'd24_999_999)
      clk_1s<=~clk_1s;
else 
  clk_1s<=clk_1s;  
end
		always@(posedge clk_1s or negedge rst)
		begin
		if(!rst)
		begin
		seg<=8'b1111_1111;
		sel<=4'b0000;
		num<=0;
		end
		else
		begin
case(num)
			0:
			begin
			seg<=8'b1111_1001;
			sel<=4'b0111;
			num<=1;
			end
			
			
			1:
			begin
			seg<=8'b1100_0100;
			sel<=4'b1011;
			num<=2;
			end
			
			2:
			begin
			seg<=8'b1101_0000;
			sel<=4'b1101;
			num<=3;
			end
			
			3:
			begin
			seg<=8'b1001_1001;
			sel<=4'b1110;
			num<=0;
			end

			default:num<=0; 
		endcase
end
end
endmodule

现象就是数码管1 显示1 数码管2 显示2 数码管3显示3 数码管4显示4 依次每秒转换

四个数码管同时显示

分析

同一时刻 某个数码管 我们已经了解了 那么如何让四个数码管一起显示呢 这就需要我们在不同的段选中来回快速切换 当速度足够快时 就达到了我们想要的效果 四个数码管同时显示

代码

module KC6(clk,rst,seg,sel);

input clk;
input rst;
output reg [7:0] seg;
output reg [3:0] sel;
reg [1:0] num;
reg[16:0] cnt;
reg[16:0] clk_1s;

always@(posedge clk or negedge rst)
	begin
		if(!rst)
		begin
cnt=0;
	end
	
	else if(cnt==26'd24_999)
cnt<=0;
else 
cnt<=cnt+1;
end

always@(posedge clk or negedge rst)
begin 
     if(!rst)
    clk_1s<=1;
 else if(cnt==26'd24_999)//注意区别上面 这里的cnt比上面的少 也就是转换的快
      clk_1s<=~clk_1s;//所以此时clk_1s不是1s 
else 
  clk_1s<=clk_1s;  
end


always@(posedge clk_1s or negedge rst)
begin
if(!rst)
begin
seg<=8'b1111_1111;
sel<=4'b1111;
end

else
begin

case(num)
0:
begin
seg<=8'b1111_1001;
sel<=4'b0111;
num<=1;
end

1:
begin
seg<=8'b1010_0100;
num<=2;
sel<=4'b1011;
end

2:
begin
seg<=8'b1011_0000;
num<=3;
sel<=4'b1101;
end

3:
begin
seg<=8'b1001_1001;
num<=0;
sel<=4'b1110;
end

default:num<=0; 

endcase

end
end


endmodule

现象

f09d122d0e3f4e7287bfe33d56698ac4.png

 四个数码管同时显示定时转换

分析

我么已经知道如何同时显示了 那么我们只需要多定义一个时钟 然后把上面的代码包含进来 就可以实现四位数码管同时显示 定时转换

这里我们要实现的是数码管1234 分别显示1234和4321 两者定时转换

代码

module KC7(clk,rst,seg,sel);
output reg [7:0] seg;
output reg [3:0] sel;
input clk;
input rst;
reg num0;
reg [1:0] num1;
reg[26:0] clk1;
reg[26:0] cnt;
reg[26:0] clk_1s;
reg[26:0]clk_2s;

always@(posedge clk or negedge rst)
	begin
		if(!rst)
		begin
cnt=0;
	end
	
	else if(cnt==26'd24_999)
cnt<=0;
else 
cnt<=cnt+1;
end
//1s周期控制部分

always@(posedge clk )
begin 

  if(cnt==16'd24_999)
      clk_1s<=~clk_1s;
else 
  clk_1s<=clk_1s;  
end

always@(posedge clk_1s or negedge rst)
begin
if(!rst) 
begin
clk1<=0;
end

else if(clk1==16'd2499)
begin
clk_2s<=~clk_2s;
clk1<=0;
end

else
begin
 clk_2s=clk_2s;
clk1<=clk1+1;
if(num0==0)
begin
case (num1)
0:
begin
seg<=8'b1111_1001;
sel<=4'b0111;
num1<=1;
end

1:
begin
seg<=8'b1010_0100;
num1<=2;
sel<=4'b1011;
end

2:
begin
seg<=8'b1011_0000;
num1<=3;
sel<=4'b1101;
end

3:
begin
seg<=8'b1001_1001;
num1<=0;
sel<=4'b1110;
end

default:num1<=0; 
endcase

end

else
begin
case (num1)
0:
begin
seg<=8'b1001_1001;
sel<=4'b0111;
num1<=1;
end

1:
begin
seg<=8'b1011_0000;
num1<=2;
sel<=4'b1011;
end

2:
begin
seg<=8'b1010_0100;
num1<=3;
sel<=4'b1101;
end

3:
begin
seg<=8'b1111_1001;
num1<=0;
sel<=4'b1110;
end

default:num1<=0; 
endcase

end

end


end

always@(posedge clk_2s )
begin

num0=!num0;

end
endmodule

经验证 实验显现符合预期

 

 

 

辽G.默语
关注
  • 8
    点赞
  • 踩
  • 96
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 1
    评论
专栏目录
FPGA学习汇总（七）----数码管显示（2）之计数器
默语的博客
04-29 4009
FPGA学习总结，分享学习过程。
FPGA项目（5）--FPGA控制数码管动态显示的原理
guangali的博客
05-18 4888
FPGA驱动数码管的动态显示
51单片机数码管显示数字及小数点
weixin_46364710的博客
03-17 4万+
51单片机数码管显示(共阴极) 1.先看一下显示的结果: 源代码: #include <reg51.h> typedef unsigned int u16; typedef unsigned char u8; u8 code smg[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f};//共阴极 u16 num=2021;//要显示的数字 /*延时函数*/ void delay(u16 i) { while(i--); } /*
【verilog】FPGA 动态数码管显示
helloworld573的博客
09-27 1万+
文章目录硬件部分结构图Verilog代码顶层测试代码6x8位数码管效果图 硬件部分 硬件采取6个八位共阳数码管，FPGA对单个数码管的驱动方式是低电平有效。(若移植请注意) 结构图 Verilog代码 顶层测试代码 module top( input clk, input rst, output [5:0] dig, output [7:0] dict ); dig8_6 dig8_6_1( .clk(clk), .rst(rst),
FPGA基础设计之数码管显示
q1594的博客
05-14 1万+
1.数码管简介 数码管是一种半导体发光器件，其基本单元是发光二极管。一般分为七段数码管和八段数码管，多的一段是小数点。也有其他如N型、米型数码管以及16段、24段管等。本次设计的是八段数码管 1.1 ...
fpga学习之数码管显示
小蒋的博客
12-09 2万+
1、设计需求： 设计一个数码管驱动电路，是数码管能够显示任意六位数。 2、数码管原理分析： 现在的数码管基本都是八段式的，也就是说由八个发光二极管组成的。如图一所示，这是单个数码管的原理图 我们需要二极管显示数字，只需要控制二极管的亮灭就行。以共阳极数码管为例（给二极管低电平为点亮二极管），如图二所示显示数字与段选关系 数码管位选如图三所示，Y0~Y7表示8位数码管。1为数码管有效 代码功能...
单片机之动态数码管的显示数字1-8
热门推荐
sunchanglan151的博客
09-22 7万+
C51单片机中的三种方法解决数码管的动态显示，使数码管显示1-8数字。三种方法的代码如下，此时读者需要十分注意你代码中引脚的先后顺序，否则可能达不到预期的效果. #include<reg51.h> #define uchar unsigned char #define uint unsigned int uchar code seg1[]={0xf9,0xa4,0xb0,0x99...
11 FPGA数码管显示 (动、静都有)附代码
m0_72885897的博客
11-19 7171
fpga入门，数码管动态显示、，数码管静态显示、二进制转BCD码
FPGA极易入门教程----数码管篇（2）动态显示
孤独的单刀
11-30 1万+
通过本文您可能会：1、了解数码管动态显示的工作原理；2、学会如何编写数码管的动态显示驱动及其验证方法。
基于FPGA编写的BISS-C接口协议发送模块
08-18
BiSS C模式（单向）是一种用于从光栅采集位置数据的快速同步串行接口。 它是一种主-从接口。主接口控制位置获取时序和数据传输速度，而光栅为从接口。本模块实现发送功能，包含仿真代码，通过Moselsim仿真测试。
基于 FPGA 的 RISC-V 处理器设计
最新发布
05-18
【作品名称】：基于 FPGA 的 RISC-V 处理器设计 【适用人群】：适用于希望学习不同技术领域的小白或进阶学习者。可作为毕设项目、课程设计、大作业、工程实训或初期项目立项。 【项目介绍】： RISC-V 是一个基于...
fpga学习之数码管显示 fpga开发.pdf
04-22
FPGA学习之数码管显示FPGA开发 FPGA（Field-Programmable Gate Array）是一种基于可编程逻辑器件的数字电路，通过软件编程可以实现不同逻辑功能。数码管显示是FPGA开发中的一种常见应用，通过FPGA可以实现数码管的...
基于FPGA的74HC595驱动数码管动态显示--Verilog实现
08-10
"基于FPGA的74HC595驱动数码管动态显示--Verilog实现" 本文主要介绍了基于FPGA的74HC595驱动数码管动态显示系统的设计和实现，包括数码管的简要介绍、74HC595的简要介绍、FPGA控制74HC595驱动数码管的思路、Verilog...
FPGA入门系列实验教程——数码管动态显示.zip-综合文档
05-19
3. **数码管显示原理**：数码管是常见的七段或八段显示设备，用于显示数字和一些字母。教程会解释如何通过FPGA控制数码管的各个段来实现所需数字的显示。 4. **动态显示技术**：在数码管动态显示中，通过快速切换...
FPGA学习—数码管显示
m0_51390088的博客
08-12 2447
FPGA中的点亮动态数码管
FPGA 驱动数码管动态显示（Verilog&Vivado）
小王在努力...的博客
02-22 1万+
本章将实现 FPGA 驱动数码管动态显示并提取出实现的电路结构，从电路结构入手编写代码，仿真对设计进行验证。最终板级调试时使用 Virtual Input/Output（VIO，虚拟输入/输出端口工具），输入需要显示的数据，数码管则显示对应数值。
数字电路硬件设计系列（六）之FPGA配置引脚的设计
医疗电子的博客
02-14 6391
工具制程工艺的不同，FPGA主要可以分为16nm、20nm、28nm。在FPGA的设计过程中，将FPGA的IO口划分为不同的BANK,常见的BANK有HP BANKHR BANKHD BANK。BANKHR BANKAHP BANKHD BANK全称High Range电压范围1.2~3.3V1.0~1.8V1.2~3.3V接口速率以类型有关支持高速接口支持低速接口IO PIN数505224差分对数242412特别地，
FPGA极易入门教程----数码管篇（1）静态显示
孤独的单刀
11-24 2万+
通过本文您可能会：1、了解8段式数码管的工作原理；2、学会如何编写数码管的静态显示驱动及其验证方法。
fpga数码管显示123456
10-13
要实现FPGA数码管显示123456，可以使用Verilog语言编写代码，将数字转换为对应的七段数码管编码，然后通过FPGA的引脚输出到数码管上。以下是一个简单的Verilog代码示例： ``` module display( input clk, output reg [6:0] seg ); reg [3:0] cnt; always @(posedge clk) begin case(cnt) 0: seg = 7'b1000000; // 1 1: seg = 7'b1111001; // 2 2: seg = 7'b0100100; // 3 3: seg = 7'b0110000; // 4 4: seg = 7'b0011001; // 5 5: seg = 7'b0010010; // 6 default: seg = 7'b0000000; endcase cnt <= (cnt == 5) ? 0 : cnt + 1; end endmodule ```

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

辽G.默语

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值