Clear Aurora的CSDN

分频器与计数器类似，也是要对时钟脉冲进行计数，但其输出的不是对时钟脉冲个数的计数值，而是其频率与时钟的频率成固定比例关系的脉冲信号。整数分频是所有分频器中最简单，最容易实现的。我们只需要通过计数器计数就完全可以实现。如整数N分频，就可以通过待分频的时钟触发计数器计数当计数从0计数到N/2-1时，输出时钟进行反转，并使计数器在下一个时钟从0开始重新计数，如此循环就可以实现任意的等占空比或占空比近似为50%的整数分频。图2-12就是一个占空比为50%的6分频器的仿真波形。

七段数码管分共阳极与共阴极两种。共阳极数码管其工作特点是，当笔段电极接低电平，公共阳极接高电平时，相应笔段可以发光。共阴极数码管则与之相反，它是将发光二极管的阴极短接后作为公共阴极，当驱动信号为高电平、公共阴极接低电平时，才能发光。

用七个开关作为表决器的7个输入变量，输入变量为逻辑“1”时表示表决者“赞同”；输入变量为逻辑“0”时，表示表决者“不赞同”。输出逻辑“1”时，表示表决“通过”；输出逻辑“0”时，表示表决“不通过”。当表决器的七个输入变量中有4个以上（含4个）为“1”时，则表决器输出为“1”；否则为“0”。

对数字芯片进行：1、平面规划设计（Floorplanning the Design）；2、电源路径设计（Routing Power with Special Route）；3、使用Early Global Router分析路径（布线）可行性（Analyzing Route Feasibility with the Early Global Router）。

目的：1、掌握Cadence Virtuoso快捷键技巧，学会使用Cadence进行原理图设计、版图设计、原理图仿真。1、设计原理：环形振荡器的结构必须是一串奇数个串联连接的反相器(Invertor)构成一个闭环回路，最后一个输出恰好接上最初的输入。例如：初始触发的时候给“1”，最后输出就是“0”，也就意味着第二个周期输入自然也就是“0”。在第二个周期里输出又变成“1”。如此，就实现了“0”和“1”的固定频率交替振荡输出。

一、实验目的：1、掌握Cadence Virtuoso快捷键技巧，学会使用Cadence进行原理图设计、版图设计、原理图仿真。2.实验使用AMI 0.6u C5N工艺，了解NCSU Cadence设计套件（NCSU_Analog_Parts库）的使用，学会使用自行设计的元件设计功能型器件。3.实现芯片焊盘及版图布局设计。二、实验步骤：其中各元件与焊盘、VDD和GND的金属层具体连接如下：上图为环形振荡器输出端版图连接方式。上图为二输入与非门版图连接方式。上图为反相器版图连接方式。上图为NMOS版图连接方

一、设计内容：实现多功能数字钟，具备下列功能：1、数字钟：能计时，实现小时、分钟、秒的显示；2、数字跑表：精度至0.01秒 比如显示12.97秒；3、闹钟: 可以设定闹钟，用试验箱上的蜂鸣器作为闹铃；4、调时：可以对时间进行设定；5、日期设定：能设定日期并显示当前日期；6、除调时状态，其他状态均不应影响系统计时。

通过这次模拟集成电路设计，可以了解并掌握了整个Bandgap电路的电路原理图设计、直流仿真、频率与噪声分析、可靠性设计、版图设计和验证过程，以及后仿真验证过程。集成电路Bandgap设计目标：提供稳定的电压基准：具有一定的绝对精度(例如3%,5%)、温漂系数小(例如20ppm)；尽可能大的电源电压范围；尽可能小的静态工作电流；尽可能大的PSRR；尽可能小的输出分布范围和Noise (Flick noise)；具有可靠的启动电路；尽可能小的面积。

用Verilog HDL语言设计一个带有预置数功能的8位二进制加减计数器。电路包括一个时钟输入端clk，一个异步清除输入端clr，一个同步预置位控制输入load，1个8位预置数据输入端d[7:0]，一个加减控制输入端updown，1个8位计数输出端q[7:0]，一个进位输出端rc。此次任务是利用数字集成电路的设计方法进行N位二进制加法/减法/加减计数器的电路设计及版图实现。

使用SILVACO软件设计一个NMOS管，要求沟道长度不小于0.8微米，阈值电压在-0.5v 至 1V之间，要说明在工艺中如何调整阈值电压并在模拟结果中有所体现。工艺模拟过程要求提取S/D结结深、阈值电压、沟道表面掺杂浓度、S/D区薄层电阻等参数。进行器件模拟，要求得到NMOS输出特性曲线族以及特定漏极电压下的转移特性曲线，并从中提取MOS管的阈值电压和值。分析各关键工艺步骤对器件性能的影响。

使用Silvaco设计构建PNP与NPN型BJT双极晶体管并分析特性**第一步：**使用SILVACO软件设计一个PNP管，进行相应的工艺模拟与器件模拟，要求输出Gummel曲线及IC——VCE特性曲线，并调整相关参数，观察并分析各关键工艺步骤对晶体管性能的影响。一、用工艺软件ATHENA制作的PNP基本结构：二、PNP型三极管Gummel曲线：三、PNP型三极管共射极输出特性曲线：四、特性分析：由图可知，PNP型三极管基极导通电压Vbe约为-0.1V......

1.用Anthena构建一个NMOS管，要求沟道长度不小于0.8微米，阈值电压在-0.5v 至 1V之间，要说明在工艺中如何调整阈值电压并在模拟结果中有所体现。2.工艺模拟过程要求提取S/D结结深、阈值电压、沟道表面掺杂浓度、S/D区薄层电阻等参数。3.进行器件模拟，要求得到NMOS输出特性曲线族以及特定漏极电压下的转移特性曲线，并从中提取MOS管的阈值电压和β值。4.分析各关键工艺步骤对器件性能的影响。

半导体器件与集成电路实验 实验十 集成运算放大器参数的测量

半导体器件与集成电路实验 实验九 CMOS集成电路动态参数测试

半导体器件与集成电路实验 实验八 CMOS集成电路的直流参数测试

半导体器件与集成电路实验 实验七 TTL与非门电路输入输出特性测试

半导体器件与集成电路实验 实验六 TTL与非门电路的模拟与测试

半导体器件与集成电路实验 实验五 用半导体管特性图示仪检测场效应晶体管

半导体器件与集成电路实验 实验四 晶体管hFE随注入电流变化测试

半导体器件与集成电路实验 实验三 用半导体管特性图示仪检测双极型晶体管

实验二 pn结电容的测量

半导体器件与集成电路实验报告 实验一 硅缺陷显示与观察