数字设计基础与应用作业2-45

源手稿：

 初步去对答案的时候的个人问题 G的时延与F时延的运算，可以画图，也可以利用本身存在的时间差进行运算，G经过运算发现一直处于高电平（在不出现险象的情况下），而F的电平情况与A相同，延时等于12ns

12ns是答案给的，我个人的理解其实是9ns，根据图像,F的上升是由X1电平的下降导致的，而F处存在6ns的延时，所以6+3（X1的延时），要知道G一直输出高电平，所以X2和X3的延时不会影响到G的输入。当然还有一点，在G处发生险象时6ns后F发生险象足以证明F的时延为6ns

总结：

1.做延时问题时要考虑每个输入和每个输出的关系，避免多加延时的问题

2.对电路做适当的化简，得到险象（A+~A会有0险象，A*~A会有1险象）