- 博客(48)
- 收藏
- 关注
RSS订阅原创 使用matlab GUI设计离线问卷
很久没有更新了。没有更新的日子，也在努力学习，坚定了继续搞科研的决心，至死不渝。希望我们每个人都能有远大的理想，并为之付出不懈的奋斗。
2024-04-15 10:23:27
413
原创 EEG处理方法与技巧（随时更新）
科研，思想（道）是首位，其次才是方法（手段）。在思想和方法都还欠缺的时候，一定要保持冷静和清醒，一步一步来。从简单的方法入手吧。
2024-01-21 14:29:04
637
原创 在matlab中使用PTB时遇到的问题以及解决方法（随时更新）
在 [window, windowRect] = PsychImaging('OpenWindow', screenNumber, black);之前添加Screen('Preference', 'ConserveVRAM', 64);出错 PsychImaging (line 2470)出错 tACS_IAF_bp (line 44)使用imresize调整图片大小。
2023-10-31 12:24:10
462
原创 【MATLAB】安装Psychtoolbox
解压完成后，先安装如下图所示的第2和第3个文件，在安装过程中可能会提示不可运行，我们忽略它（强制运行或忽略）。接下来，打开MATLAB，在命令行窗口输入如下代码：第一行是打开所在路径，第二行是开始安装。百度网盘自取：https://pan.baidu.com/s/1oe-eP0H-9p1xJfB5eIl-Ig?可以在MATLAB所在文件夹中的toolbox里，新建一个psychtoolbox，把下载的文件都放在同一个目录下。提取码：lvy3 （注：此安装文件为2023/10/29最新版本。
2023-10-29 11:24:50
2350
原创 vivado 生成网表文件
例如：write_edif -security_mode all D:/CHENFANG/ldpc23/Net_List/LDPC_encoder.edf。例如：write_verilog -mode synth_stub D:/CHENFANG/ldpc23/Net_List/LDPC_encoder.v。以上是模块包含IP核的情况，其他情况如果输入错误，会有提示。<目录>文件名.edf。
2023-07-24 17:47:31
1670
1
原创 vivado：引脚已约束但是报错
后面发现是换芯片了，但是引脚约束没有相应的改过来，所以虽然约束了，但是和芯片上的引脚不一样，因此没有识别到，于是报没有约束的错误。如果不是引脚和芯片不对应的问题，可以试一下下面添加tcl文件的方法。鼠标点到Generate Bitstream ，然后右键，出现Bitstream Settings，点击进入，在tcl.pre*中添加新建好的tcl文件。报错信息里说没有约束引脚，但实际上这三个引脚都约束了的，不知道为什么还报错。完成以上步骤后，重新生成比特文件就不会报错了。
2023-06-14 18:07:14
1697
3
原创 springboot项目网站部署到服务器
用eclipse跟着教程做了一个网站，java语言，springboot项目。在本地电脑上运行成功后，想把它部署到线上，通过网络访问。下面是我自己作为新手自己摸索出来的一个方法，供读者参考。
2023-05-12 14:34:02
2584
1
原创 CSS 上下左右拖动显示图片全貌
我的图片放大之后，只显示了左上角的的一块，图片显示范围已经固定，只能通过缩放图片查看全貌。为了能看清图片全貌，修改如下。
2023-05-12 11:33:45
354
原创 eclipse 导出jar包
1. 右键pom.xml，选择 debug as 或者run as ，如图第一步和第二步2. 选择 maven install，如图第三步3. 等程序跑完去工程所在目录的target中，就能找到jar包了
2023-05-12 11:18:23
815
原创 DDR3测试系列 之 工程跑出问题
的是，在自己写的xdc文件中写引脚约束时，IOSTANDARD一定要和IP核生成的IOSTANDARD一致，不然也会报错。官网说要写个.tcl忽略未分配的引脚。但是我这几个引脚在生成mig IP核时已经分配了的，所以我。，对这几个引脚进行约束说明，并加入到工程的约束文件夹。如此之后，以上问题倒也没有在出现。其中红色部分要改成自己报错的部分。另外写了个xdc文件。
2023-05-11 20:18:11
287
原创 arduino 导入 Brain 库
最近在做一个可以用脑电波控制的arduino小车，需要用到Brain这个库，而且需要自己导入才能使用。之前试了很多方法，导入成功了，过了几个月又忘记怎么导入了，今天想起来记录一下，好记性不如烂笔头。简单介绍一下，Brain这个库可以处理一些特定的脑电数据。
2023-05-10 23:51:31
599
原创 终于知道如何 把MATLAB中的 程序字体变大了！
一直觉得MATLAB的字体很小，但苦于不知道怎么修改。网上找一些博客，也没有可以用的，最后自己摸索，把matlab界面上的各个按钮试了个变，“暴力算法”，终于找到了！相信有很多小伙伴也小字体而苦恼，于是写了这篇博客，希望对读者有帮助。
2023-05-05 10:34:43
14760
3
原创 vivado手写ROM改IP核
手写了一个ROM，用于ADC或者DAC的寄存器配置。DAC出来的波形总是有两个对称的小肩膀，找不到原因。时序没有报错，但是有延迟。之前听同事说他们也遇到过这样的问题，是时序问题。所以，我也想试一下，或许是手写的IP核造成了隐藏的时序问题，从而产生小肩膀。
2023-05-04 11:41:50
1077
原创 FreeMarker报错：Backing out from the root directory is not allowed. Templates not found name “xxx.ftl“
FreeMarker报错：Backing out from the root directory is not allowed. Templates not found name。
2023-03-25 08:30:50
315
原创 从 VIVADO 中打开 NotePad++
从vivado中看代码不太方便，平时更喜欢用NotePad++，那么如何在VIVADO 中查看或者修改代码时自动使用NotePad++打开呢？
2023-03-20 19:57:54
4619
原创 FPGA奇妙之旅（随时更新）
1. 数据出现移位，检查了很多地方都没错，最后修正了一下位宽，问题解决了。对于算法，FPGA对位宽真的比较敏感。做FPGA的经验总结。
2023-03-20 19:09:20
57
原创 安装Visio + Windows Installer 与即点即用版本冲突 + 卸载Office + 重装Office
安装新的画图软件Visio时报错：Windows Installer 与即点即用版本冲突。因为电脑里Microsoft软件的版本只能要么同时是“即点即用”，要么同时不是“即点即用”，就是说只能是同一个版本的，不然会冲突。
2023-03-11 13:10:50
12785
4
原创 Notepad++ 中 tab 转 空格
为了便于观看，以及防止程序出bug，一般不用tab键，而是用4个空格代替。因为tab键在不同的软件里代表不同的空格，有的代表4个空格，有的代表8个空格，编译时有可能因为tab键而出错。
2023-02-21 10:25:41
1491
原创 vivado 抓取信号：mark debug 和 ILA
在对FPGA编程时，我们经常需要从与FPGA相连的芯片中读取信号，可以用FPGA芯片特定的软件来抓取信号，下面是用vivado抓取信号的方法之一。
2022-11-11 16:19:28
9798
原创 vivado：差分信号和单端信号 的相互转换 IBUFDS OBUFDS
FPGA能处理的都是单端信号，但有些输入信号是差分的，这时候就需要把差分信号转为单端信号。
2022-11-10 21:06:04
7738
2
原创 通过FPGA编程使芯片的某些引脚“接地”
当我们在调试板子的时候，有些芯片的引脚应该接地，但板子上硬件连接的是高电平，要动硬件着实麻烦。不过可以通过代码让它“接地”，实际上，接地就是置0。
2022-10-19 15:28:15
1251
原创 论 如何解决 python IDLE 打不开的问题
有一个晚上，我想打开python运行一段代码，突然发现IDLE打不开了。可能是某次手贱，不小心通过软件管理重新安装了一个新版本的python。
2022-09-13 17:18:28
10316
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人