有限状态机

一、引言

        万物皆可状态机，在FPGA的开发中，状态机的使用尤其重要。

二、有限状态机

软件设计：状态机是一种设计思想。

数字电路设计：状态机是一种实现系统控制的时序逻辑电路。

 

每一个控制步骤都可以看作一个状态

1. 状态机容易构成性能良好的同步时序逻辑模块。
2. 运算 + 控制，每一个单独的状态机都相当于一个CPU。CPU顺序执行，状态机并行执行。一般，由状态机构成的硬件系统比CPU所能完成同样功能的软件系统的工作速度要高出三到四个数量级。
3. 状态机：组合逻辑 + 时序逻辑。
4. 组合逻辑：次态转移逻辑 + 输出逻辑，时序逻辑：状态寄存器。
5. Moore型，Mealy型

  

1. 万物皆可状态机
2. 消除毛刺的方法：1、格雷码，只适用于状态数少的情况；2、在输出端增加一个寄存器，缓冲；
3. 状态机的复位要求是同步的；