vivado 生成网表文件

目录

1. 把需要生成网表文件的模块设置位顶层

2. Tools -> setting -> synthesis

3. 进行综合

4. 综合完成后打开综合完成的设计

5. 进入 Tcl Console 界面

1. 生成引脚描述文件.v

2. 生成网表文件.edf

---

1. 把需要生成网表文件的模块设置位顶层

2. Tools -> setting -> synthesis

  在 more options* 中填入：-mode out_of_context

3. 进行综合

4. 综合完成后打开综合完成的设计

5. 进入 Tcl Console 界面

 

 依次输入以下命令：

1. 生成引脚描述文件.v

write_verilog -mode synth_stub <目录>文件名.v

例如：write_verilog -mode synth_stub D:/CHENFANG/ldpc23/Net_List/LDPC_encoder.v

2. 生成网表文件.edf

 write_edif -security_mode all  <目录>文件名.edf

例如：write_edif -security_mode all D:/CHENFANG/ldpc23/Net_List/LDPC_encoder.edf

以上是模块包含IP核的情况，其他情况如果输入错误，会有提示。