FPGA 固化 硬件底层和软件hex代码 基于vivado和keil

已于 2022-08-18 11:21:03 修改
阅读量1.2k 收藏 14
点赞数 7
分类专栏： FPGA 文章标签： fpga开发 arm 嵌入式硬件
于 2022-08-18 01:13:35 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_52396872/article/details/126397180
版权

  1. 首先参考这篇博客完成FPGA的硬件固化

  2. 参考arm官方文档发现直接导入hex不能使用，开始转向文档中提到的第二个方法

  3. 在这里插入图片描述

  4. 在这里插入图片描述

  5. 发现这篇博客满足要求

  6. 下面进行第二篇博客的细节补充

  7. 修改mmi文件

找到元件名字
在这里插入图片描述

打开FPGA工程的实现
在这里插入图片描述

融合bit文件
在这里插入图片描述
在这里插入图片描述
生成完 mcs文件后 直接打开
在这里插入图片描述

在这里插入图片描述
然后就完成软件和硬件的固化啦！

星*眼
关注
  • 7
    点赞
  • 踩
  • 14
    收藏
    觉得还不错? 一键收藏
  • 11
    评论
专栏目录
vivado sdk 2019.1 GDB debug 修复工具
12-05
vivado sdk 2019.1 GDB debug 修复工具
vivado IP操作
ouyang3xin的博客
11-01 1924
1、vivado 在添加代码的时候，有时候明显添加上了，但是刷新还是会显示这个module找不到，后者报错说模块重复添加        解决之道： 在tcl 命令后面加上强制命令 -force
Vivado_license.zip
11-23
Vivado License 文件，亲测2019.1版本可用，有效期到2017.5； Vivado Licence 永久使用版 源码来源于互联网 适用版本：适用于Vivado 2037年版 之前的任何版本 过期日期：永久有效 使用方法： 1.打开Vivado License Manager（注册文件管理器） 2.点击Load License 3.将license文件导入 4.在View License Status查看license适用版本与过期日期
[Vivado 2020.1]ZYNQ7020折腾之路(二)之荔枝糖Hex片内内存，DDR3测试
xddcore的博客
08-25 1168
通过上一篇博客，我们完成了荔枝糖Hex PS侧打印"Hello,World!"([Vivado 2020.1]ZYNQ7020折腾之路(一)之荔枝糖Hex入门输出“Hello,World!“—https://blog.csdn.net/qq_36229876/article/details/108054405) 今天我们来测试下芯片内部内存和外置的ddr3内存颗粒 首先创建内存测试应用项目 一路next后，并run as hardware后，可以在vitis串口终端看到如下信息 从如上图我们可以知道 外
[Vivado 2020.1]ZYNQ7020折腾之路(一)之荔枝糖Hex入门输出“Hello,World!“
xddcore的博客
08-17 5481
关于荔枝糖Hex ZController开发板是针对 Xilinx Zynq系列 FPGAXC7Z020，专门为 Zy nqFPGA使用 者和 Zynq FPGA学习者提供一款简单易用，价格便宜，易扩展的开发板。 主要模块 1）FPGA：Zynq XC7Z020-CLG484-1 2）NANDFl ash：2Gb NANDFLASH存储芯片：MT29F2G08ABAEAW 3）LPDDR3：1GB 内存芯片：MT41K256M16TW-107 4）100M 网口: x1 USBHUB&10/ 10
高通终极救砖
09-08
线刷教程开始，请慢慢看完，需要熟悉一定的电脑操作. 准备工作： 1.下载并安装QPST，下载地址：http://pan.baidu.com/s/1i5LP0jz 2.下载线刷救砖数据包：http://pan.baidu.com/s/1nv52AyH 3.下载并安装9008端口的USB驱动：http://pan.baidu.com/s/1nu7TSff 4.安装nubia驱动光盘里的驱动，如果没有，可以从官方的ZIP刷机包里面找，解开zip在/system/driver.iso这个文件就是光盘镜像
魅族flashfire_高通平台所有黑砖(不开机)手机通用救砖方法
weixin_39616071的博客
12-22 2698
1经过自己半个月的摸找到的方法,没想到有大大早在网上发了贴,现转载... 方法确认可行,风险很大,如果此步骤刷成砖的话,真的只有送联想了,后果自负不怕死的机友往前冲吧....2主要使用QPST中的eMMC Software Download工具进行修复这里使用的版本主要是QPST_2.7_374，也可以下其他更新的版本(366等旧版本不支持8660的hex，会报错)3此时QPST的主要用处就是将手...
hex文件格式详解
热门推荐
a只如初见的博客
10-23 3万+
hex文件格式详细解读，以及对比了bin文件有何区别，hex文件的存在价值。
【友晶科技】DE10-Standard开发板上实现8051单片机（也适用于DE1-SOC）
最新发布
weixin_47841246的博客
01-08 948
链接是基于北邮学生自主设计的FPGA开发板实现8051单片机的设计，下面将演示如何参考该链接将8051的设计移植到DE10-Standard开发板。首先是在FPGA内配置51软核。就是利用FPGA片内资源直接构建成51系统。链接中提供的Quartus工程使用的是网站提供的开源8051内核。将该工程移植到DE10-Standard以后 8051内核源码全部在src文件夹下：​然后是添加其他必要组件。有了这个核还不是完整的8051核，还需要给它添加 rom、ram和扩展ramx。
Android NDK开发(二) 底层实现HEX的编码和解码
张鹿鹿的专栏
11-10 1956
开始之前 本篇博文承接上篇Android NDK开发(一) 入门, 如果大家没有接触过NDK开发请移至上篇 本篇主要通过HEX的编码和解码案例来进一步了解NDK的开发. 什么是HEX ? 通俗讲就是16进制 什么是HEX的编码和解码 ? 编码: 就是将字节数组每个字节使用16进制的可见字符串来显示 bytes –> String 解码: 就是将16进制的可见字符串转换为
UART.zip_dotabb_uart_基于FPGA的串口通讯代码
09-15
通过PC串口调试助手向MINI板发数据（HEX），在数码管显示接收到的数据，并回传给PC
keil生成hex文件与资源bin文件合并为hex
08-08
Attention： ...运行后将在音频文件所在目录下生成对应hex文件，并将所生成的hex和项目生成的hex文件合并存放于UVBuild目录下 4.生成的最终文件名尾加'1'（目标文件为'***.hex',生成最终文件名为'***1.hex'）
单片机下载文件：HEX文件和BIN文件的区别.pdf
11-16
单片机下载文件：HEX文件和BIN文件的区别.pdf
hex校验和计算工具.zip
01-23
和校验工具。例：11 22 33 44 结果为aa
Vivado出现源文件警告：Syntax error near “non-printable character with the hex value ‘0xef“. 解决方法
traumas的博客
04-04 993
文件编码格式有问题，尝试重新建立文件，我是直接全选-复制-全选-删除-粘贴就解决了；
[Vivado 2020.1]ZYNQ7020折腾之路(四)之荔枝糖Hex固化程序到TF卡/NAND FLASH中
xddcore的博客
08-26 2551
前言 在前面的章节中，我们编写的程序都是存在片上RAM中的。也就意味着，当开发板掉电后，程序就被抹除了。 在本章节中，将会介绍3种程序固化思路，以及实践荔枝糖Hex能够方便使用的两种思路。 本章所用工程搭建教程:https://blog.csdn.net/qq_36229876/article/details/108237478 程序固化 一般对面FPGA，我们采用的是将程序固化到SPI FLASH种，然后FPGA上电后自动运行SPI FLASH种的程序。(比如我之前用的cyclone iv) 不过 对于Z
Altera FPGA程序固化（软件+硬件）
yuan_hust的博客
07-17 1万+
Altera FPGA程序固化 对MCU进行烧写程序，程序固件被写入MCU的片上存储器ROM中，现代大部分MCU的片上存储器ROM为FLASH存储器，可以实现掉电保持数据，所以可以掉电程序不丢失。 而对于FPGA芯片而言，FPGA芯片是基于SRAM的查找表（LUT），所以当将.sof下载到FPGA芯片忠厚，这些数据直接存储在SRAM的查找表中，一旦掉电即会丢失数据。
代码是如何控制硬件的？
qq_41854911的博客
12-10 8474
简单来说，就是软件指令通过操作寄存器，控制与、或、非门搭建的芯片电路，产生、保存高低电平信号，实现相应的逻辑，最终通过IO、串口等输出。要想更清楚的了解软件控制硬件的原理，就要明白cpu的框架及工作原理。
如何获取Hex文件的数据？（Hex转Bin方法）
qq_41975186的博客
04-06 3741
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录 前言 一、Hex文件的格式 二、获取Hex文件的内容 前言 在某些场景需要读取Hex文件的内容时，不能像Bin文件一样直接读取数据，因为hex文件的数据是经过组合处理的，需要根据hex的格式，进行一定的操作，将文件的真实数据提取出来。 一、Hex文件的格式 HEX 文件是由一行行符合Intel HEX文件格式的文本所构成的ASCII 文本文件。下面简单了解Hex文件里面的每一行格式。 下面打开一.
如何把c语言转码为fpga代码
07-02
### 回答1： 将C语言转码为FPGA（Field-Programmable Gate Array）代码可通过以下步骤实现： 1. 确定FPGA平台：选择适合的FPGA平台来支持目标设计。不同的FPGA厂商提供不同的工具链和开发环境，如Xilinx的Vivado、Altera的Quartus等。 2. 确定目标设计功能：将C语言代码分析并确定目标设计的功能和需求。这包括定义输入和输出接口、计算逻辑和控制流等。 3. 进行硬件描述语言（HDL）设计：选择常用的HDL（如Verilog或VHDL）来描述FPGA硬件。根据目标设计的功能，将C代码转换为HDL代码。通常，需要使用适当的设计模式和数据结构来实现算法和逻辑。 4. 进行编译和综合：使用FPGA厂商提供的开发环境，将HDL代码进行编译和综合。这一步骤将转换HDL代码为FPGA可识别的底层逻辑。在这个过程中，可以设置约束来优化时序和资源利用率。 5. 进行布局与布线：在综合后，需要进行布局和布线操作。这将确定逻辑元件的物理位置并连接它们。布局与布线过程对性能和功耗有重要影响。 6. 进行时序和功耗优化：通过使用时序和功耗优化技术，改善FPGA设计的运行速度和资源利用率。这可以涉及重新设计电路、修改约束等操作。 7. 配置FPGA：生成bitstream文件，将其下载到FPGA芯片中。这个文件包含了完整的FPGA配置信息。根据FPGA平台和具体要求，可以使用JTAG接口或其他可用的方式进行FPGA的配置。 8. 进行验证和调试：使用FPGA开发板或仿真工具验证FPGA设计的正确性和性能。通过对输入数据进行测试，并通过调试技术来解决任何问题。 9. 部署和优化：将验证完成的FPGA代码部署到目标硬件系统中，并根据实际需要进行性能和功耗优化。 综上所述，将C语言转码为FPGA代码需要进行HDL设计、编译综合、布局布线、时序功耗优化以及配置和调试等步骤。这些步骤需要借助合适的开发工具和平台来完成，并且需要具备一定的硬件设计和FPGA编程知识。 ### 回答2： 将C语言代码转换为FPGA代码涉及以下步骤： 1. 理解C语言代码：首先，需要完全理解C语言代码的逻辑和功能。了解程序的输入和输出，理清楚程序中的各个模块之间的关系。 2. 选择FPGA平台和开发工具：根据项目需求和算法复杂性，选择适合的FPGA平台和开发工具。常见的FPGA平台有Xilinx和Altera，开发工具有Vivado和Quartus等。 3. 设计硬件架构：根据C语言代码的功能，将其转换为硬件架构。通常将功能分解为多个模块，每个模块对应一个硬件电路。 4. 进行RTL设计：将硬件架构转换为寄存器传输级（RTL）规约。使用硬件描述语言（如Verilog或VHDL）编写RTL代码，描述硬件逻辑，包括管脚连接、寄存器、组合逻辑和时钟控制等。 5. 进行功能验证：利用仿真工具对RTL代码进行功能验证，并与C语言代码的输出进行比较。确保硬件逻辑的准确性。 6. 进行综合和优化：对RTL代码进行综合，将其转换为门级网表。通过综合工具，可以对硬件电路进行综合和优化，以减少资源占用和提高性能。 7. 进行布局布线：将门级网表映射到目标FPGA芯片的资源上。布局布线工具会对硬件资源进行规划和布置，然后生成布局和布线的结果。 8. 进行时序分析和优化：进行时序分析，确保电路在目标频率下能够正常工作。如果存在时序问题，可以进行优化，如增加流水线级数或修改逻辑。 9. 进行生成与下载：最后，将经过综合、布局和布线的FPGA代码生成二进制文件，并下载到目标FPGA芯片上进行测试和验证。 以上是将C语言代码转换为FPGA代码的一般流程，注意这只是一个简单的概述，实际过程中可能会涉及更多的细节和优化。 ### 回答3： 将C语言代码转换为FPGA代码需要经过以下几个步骤： 1. 首先，需要了解FPGA的硬件描述语言（HDL），最常用的是VHDL或Verilog。这是一种用于描述硬件电路的语言，可以表示逻辑门、寄存器、电路连接等。 2. 针对特定的FPGA平台，需要选择合适的HDL开发工具。这些工具通常提供图形界面和命令行界面，用于编写和仿真HDL代码。 3. 接下来，将C语言代码转换为等效的HDL代码。这可以通过手动编写HDL代码来实现，也可以使用专门的工具来自动转换。 4. 在转换过程中，需要根据FPGA的特性做一些必要的优化和调整。例如，将循环转换为状态机、使用FPGA的分布式RAM和DSP资源等。 5. 完成HDL代码后，需要进行综合和布局布线。综合将HDL代码转换为FPGA上的实际元件连接网表，而布局布线则将这些元件放置在FPGA芯片中，并根据电路需求进行线路布线。 6. 最后，将生成的位流文件（bitstream）下载到FPGA芯片上。这个过程通常由开发工具完成，并使FPGA芯片在电路实施时执行指定的功能。 总的来说，将C语言代码转换为FPGA代码需要一些硬件描述语言的知识和工具的支持。需要理解FPGA的特性和限制，并根据需要对代码进行优化和调整。这个过程需要经验和技术知识，所以最好在进行转换之前学习相关的FPGA开发和HDL编程知识。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 11
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值