学习资料之常见的高速信号科普以及PCB设计注意事项

高速信号的分类

常见的高速信号以物理接口分类，包括：USB、RJ45、S-Video、VGA、DVI、HDMI、PCIe、PCI、SAS/SATA 等；

按照逻辑电平分类，包括：LVDS、CML、PECL等。

USB3.0

USB3.0引脚定义：

首先是前4根，也就是向下兼容的USB2.0部分。因为USB2.0传输的是半双工的差分信号，所以传输数据需要至少3根线——D+/D-/地线（上行下行共用两根数据线），再加上正极供电的红线，一共4根。之后的5根才是USB3.0的高速数据传输线，因为USB3.0传输的是全双工差分信号，所以需要两对数据线和一根屏蔽地线。

USB3.1

USB 3.1 Gen 2×1（SuperSpeed+，官方全名：SuperSpeed USB 10 Gbps）是基于USB 3.0（USB 3.1 Gen 1×1）改良推出的USB连接接口的最新版本。2013年底，负责制定USB 3.0规范的组织USB 3.0 Promoter Group公布了下一代USB 3.1接口的标准规范。2014年4月，负责USB接口规范的USB开发者论坛（USB-IF）公布了USB 3.1连接接口设计图，包括Type-A、Type-B以及全新设计的Type-C。

标准的Type-A是目前应用最广泛的USB接口，Type-B主要用于打印机和传真机等设备，而Type-C用于更轻薄、更纤细的手持设备。2017年后推出的智能手机，其充电传输接口几乎都从之前的microUSB改为USB Type-C。

USB 3.1与USB 3.0比较​​​​​​​：

• 理论最高传输速度由USB 3.0的5 Gbit/s提升为10 Gbit/s
• 供电最大100W，电压和电流都会提高
• 新增Type-C接口，其插座和线材不会兼容原有Type-A / Type-B
• 降低编码损耗，将编码方式由8b/10b改为128b/132b，让编码损耗从原来3.0的20%降低为3%
• 虽然向下兼容USB 2.0/1.0，但如果要得到10Gb/s的传输速度仍需在主机、目标端同时具备对应的芯片才能达成

1 、速度
3.0的速度是5GT/s，3.1是10GT/s，可以理解为传输速度翻倍，但是实际速度就不是翻倍了，因为编码方式的更换，实际有效速度翻了一倍不止。

2 、Type-C
需要注意的是，Type-C只是一种接口，和USB的版本没有任何关系，就像现在大部分手机的Type-C还是2.0的一样。但是3.1的微型接口方案一般都是Type-C，某些空间充足的地方也用Type-C来表现自己的先进性，也给广大用户一种3.1=Type-C的错觉。

3 、编码方式
3.0的编码方式是8b/10b，也就是每10位数据中只有8位是有效数据，剩下2位是编码时额外加入的，作用是代替时钟信号线来表示时钟信号用于同步。而3.1的编码方式换成了128b/132b，也就是132位数据中只有4位是无效的，这样的编码方式有助于提高效率，所以3.0的有效速度是500MB/s，而3.1的有效速度达到1.212GB/s，而传输速率只是翻倍。

另外说一下，PCI-E1.0和2.0也是8b/10b，3.0及即将到来的4.0换成了128b/130b，比128b/132b还要高效。雷电3也是PCI-E 3.0，所以也是如此编码的。

4 、颜色
3.1母口和公头的塑料结构的颜色由3.0的蓝色换成蓝绿色，这并不是强制的，厂商愿意做成红的或者黑的都没什么问题，只是一定要注明是3.1Gen.2，要不然和咸鱼有什么区别。

5 、供电
官方的说法是提高到100瓦，至于实际还是得看设备厂商，毕竟让两根细线传输20安培也不现实，提高电压的话还要看设备之间的适配。

二者的区别大概就是这些。剩下的引脚定义之类的基本上完全相同。

​​​​​​​

高速信号PCB设计流程

1、高速信号前仿真分析

根据硬件电路模块划分与结构初步布局，仿真评估关键高速信号质量是否过关，如果不过关则需要修改硬件模块架构甚至系统架构；仿真信号质量通过的情况下，给出电路板大体模块布局方案及高速信号拓扑结构与设计规则。

2、PCB布局设计

3、PCB布线设计

根据电路板实际布线的情况，如果与前仿真制定的设计规则有出入，则需要再次仿真分析高速信号质量是否满足要求，例如：电路板线路布线密度过高、实际设计的线宽比前仿真设计规则要小、可能造成高速信号线路损耗过大、接收端信号幅度不满足芯片输入要求而导致电路板功能无法实现。

高速信号PCB设计处理原则

通用的高速信号PCB设计处理原则如下： 

（1）层面的选择：处理高速信号优先选择两边是GND的层面处理；

（2）处理时要优先考虑高速信号的总长；

（3）高速信号Via数量的限制：高速信号允许换一次层，换层时加GND VIA，如图

（4）如果高速信号在连接器有一端信号没有与GND相邻PIN时，设计时应加GND VIA如下图：

（5）高速信号在连接器内的走线要求：在连接器内走线要中心出线；

（6）高速信号应设置不耦合长度及本对信号的长度误差，在做长度误差时须考虑是否要加 PIN DELAY；

（7）高速信号处理时尽量收发走在不同层，如果空间有限，需收发同层时，应加大收发信 号的距离；

（8）高速信号离12V要有180 MIL的间距要求，距离时钟信号65mil间距。