AE之路2：IC测试之AC测试

最新推荐文章于 2024-09-02 16:40:00 发布

守夜人777

最新推荐文章于 2024-09-02 16:40:00 发布

阅读量377

点赞数 3

文章标签：集成测试功能测试

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/qq_52700372/article/details/140753388

版权

文章目录

1. rise time、fall time

上升时间一般指信号从其电压值上限的10%升到90%所需要的时间，下降时间一般指信号从其电压上限90%降至10%所需要的时间。
在这里插入图片描述

2. setup time、hold time

setup time：采样时钟到来之前数据保持稳定的最小时间
在这里插入图片描述
hold time：采样时钟到来之后且第二次数据到来之前数据保持稳定的最小时间

在这里插入图片描述

3. Tplh、Tphl

上升延迟：在输入信号发生变化同时输出信号从低电平转为高电平所需要的时间
下降延迟：在输入信号发生变化同时输出信号从高电平转为低电平所需的时间
在这里插入图片描述

4. Tpzh、Tpzl、Tplz、Tphz

使能延迟：在输入信号发生变化同时输出信号从Z状态变为H、L状态所需要的时间。变为H状态时是Tpzh，变为L状态时是Tpzl
在这里插入图片描述

关断延迟：在输入信号发生变化的同时输出信号从L、H状态变为Z状态所需要的时间。从H状态变化时是Tphz，从L状态变化时是Tplz
在这里插入图片描述

参考文献

芯片测试原理

关注

3
点赞
踩
6

收藏

觉得还不错? 一键收藏
0
评论
AE之路2：IC测试之AC测试

关断延迟：在输入信号发生变化的同时输出信号从L、H状态变为Z状态所需要的时间。从H状态变化时是Tphz，从L状态变化时是Tplz。上升时间一般指信号从其电压值上限的10%升到90%所需要的时间，下降时间一般指信号从其电压上限90%降至10%所需要的时间。使能延迟：在输入信号发生变化同时输出信号从Z状态变为H、L状态所需要的时间。上升延迟：在输入信号发生变化同时输出信号从低电平转为高电平所需要的时间。下降延迟：在输入信号发生变化同时输出信号从高电平转为低电平所需的时间。
复制链接

扫一扫

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。