AE之路1：IC测试之DC test

于 2024-07-28 16:37:09 发布
阅读量302 收藏 5
点赞数 3
文章标签： 功能测试 集成测试
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_52700372/article/details/140751361
版权

文章目录

1. VIH、VIL测试

测试方法
主要测量芯片在不同的电压下的电流变化，主要为了确定芯片的最小和最大电源电压范围。
VIL：表示输入管脚正确识别logic0时的最大电压
VIH：表示输入管脚正确识别logic1时的最大电压
因此测试方法为：在规定测试温度下将所有IO置于输入状态，分别在VDDmax和VDDmin下验证VIL和VIH。

2. VOH、VOL测试

测试方法：
测试芯片在一定负载下IO口输出高低电平是否在规定范围内。
VOH：管脚在输出高电平时的最低电压
VOL：管脚在输出低电平时的最高电压
因此测试方法为：在规定温度下将IO口置为输出状态，在VDDmin下验证VOH和VOL。

3. IIL、IIH测试

测试方法：
在规定温度下将IO口置于输入状态，在VDDmax下验证
IIH：测试时给IO高电平，可以测得IO口到VSS的漏电流，进而可以计算出阻抗
IIL：测试时给IO口低电平，可以测出VDD到IO口的漏电流，进而计算出阻抗
在这里插入图片描述

4. IOH、IOL测试

测试方法：
在规定温度下将IO口置于输出状态，在VDDmin下
IOH：IO口输出高电平时的电流大小，可间接得到IO口内阻大小
IOL：IO口输出低电平时的电流大小，可间接得到IO口内阻大小
在这里插入图片描述

参考链接

芯片测试原理

守夜人777
关注
  • 3
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
【chromium】windows构建base库 1：gn + autoninja构建
突围
02-06 309
clang
【有芯职说】数字IC前端工程师
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
03-28 303
数字IC前端设计，作为数字IC芯片设计流程的关键一环，是数字IC设计类岗位的重要组成部分。随着芯片规模的不断扩大与业务范围的增加，特别是在国产自主化潮流的推动下，该岗位的需求日益增长，经验丰富的工程师更是炙手可热。数字IC前端设计主要包含以下三大方向：IP/模块设计、系统/SoC设计、Flow/流程设计。
VIH与VIL测试
XY_Chang的博客
05-08 4914
在电子学中，施密特触发器（英语：Schmitt trigger）是包含正反馈的比较器电路。 对于标准施密特触发器，当输入电压高于正向阈值电压，输出为高；当输入电压低于负向阈值电压，输出为低；当输入在正负向阈值电压之间，输出不改变，也就是说输出由高电准位翻转为低电准位，或是由低电准位翻转为高电准位时所对应的阈值电压是不同的。只有当输入电压发生足够的变化时，输出才会变化，因此将这种元件命名为触发器。这种双阈值动作被称为迟滞现象，表明施密特触发器有记忆性。从本质上来说，施密特触发器是一种双稳态多谐振荡器。 施密特
芯片测试原理（基础篇）
MakerC++的博客
07-19 7120
芯片测试原理
测试原理（二）
2202_75467525的博客
11-01 1754
部分管脚具有上拉和下拉，所以会导致每个管脚的所可以吸收的电流大小并不相同，所以集体测试的方法并不适合用来测试。串行测试是对每一个管脚进行测试，所以每一个测试管脚与不同管脚之间的具有电压差，所以使管脚之间的漏电流会更加的明显，但是会大大的增加测试的时间。IIL测试测量的是输入管脚到VDD的阻抗，IIH测的是的输入到VSS的阻抗（VSS在COMS电路中这是接地，VDD是芯片内部的电源）集体测试对COMS器件的效果比较好，因为COMS器件的阻抗比较高，电流的一般为0，出现问题电流的变化也是很明显的。
DC测试之VOH/VOL测试
最新发布
weixin_63179412的博客
06-21 1012
许多 DC 测试或验证都是通过驱动电流测量电压或者驱动电压测量电流实现的，其实质是测量电路中硅介质产生的电阻值。当测试模式为驱动电流时，测量到的电压为这部分电阻上产生的电压；与之相似，驱动电压时，测量到的电流为这部分电阻消耗的电流。
测试原理（三）
2202_75467525的博客
02-28 1411
总功能测试指使用最宽松的条件去运行的功能测试，频率、时序、电压、电流负载等条 件都被放宽，也成为基础功能测试（Basic Function test）或摆动测试（Wiggle Test）。要确定可以引起输出信号发生改变的控制信号引起的信号变化前的延时；，补码环绕，在前后周期不一致的情况下，在一个周期中可以实现3个周期的跳变。输入信号分为控制信号和数据信号；测试的向量数据、采样时序、VOL/VOH（期望的逻辑电平）、IOL/IOH（输出电流负载）,延迟不返回，在上面的基础上由设置的延迟的时间进行延迟改变。
Kafka 入门教程之一: 安装
热门推荐
weixin_34306446的博客
11-27 9万+
<!DOCTYPEhtml><html><head><title>Kafka入门教程之一:安装</title><metacharset='utf-8'><linkhref='https://cdn.maxiang.io/res-min/themes/marxico.css'rel='st...
spidev_test.c中的错误 spi 9bits 模式 messge构造
Yasin Lee
01-20 5117
看注释吧， /* * SPI testing utility (using spidev driver) * * Copyright (c) 2007 MontaVista Software, Inc. * Copyright (c) 2007 Anton Vorontsov * * This program is free software; you
集成电路的测试概述
weixin_30508241的博客
05-30 4442
集成电路测试的定义 集成电路测试是对集成电路或模块进行检测，通过测量对于集成电路的输出回应和预期输出比较，以确定或评估集成电路元器件功能和性能的过程，是验证设计、监控生产、保证质量、分析失效以及指导应用的重要手段。 集成电路测试的基本原理 被测电路DUT(Device Under Test) 可作为一个已知功能的实体，测试依据原始输入X和网络功能集F(X)，确定原始输出回应Y，...
测试入门简介
12-09
1----测试简介2----测试硬件简介－－－测试机(tester)3----测试硬件简介－－－测试手臂(handler and prober)4----测试硬件简介－－－探针卡(prober card)5----测试硬件简介－－－测试座(socket)6----测试硬件简介－－－测试板(loadboard and WPI)7----测试方法简介－－－开短路测试(openshort)8----测试方法简介－－－漏电路测试(Pin leakage)9----测试方法简介－－－level测试(VIL/VIH,VOL/IOL,VOH/IOH)10----测试方法简介－－－电源电流测试(IDD)11-
Vih和ViL和Vhys
sinat_25400221的专栏
06-15 1万+
数字电路中，VIH代表高电平的下限，VIL代表低电平的上限。IC种类区分如图1所示，分为TTL型和CMOS型。 TTL型的VIL一般0.8V电压以下。VIH一般2V以上。 CMOS型按VDD比例分，一般VIL为30%VDD以下，VIH一般为70%以上。 另外引出Vhys，滞后电压。如图2所示，滞后电压能够在高低电平判断上有一个滞后作用，通俗的说也就是未达到但接近VIH的部分也判定为高，高于但...
VIL VIH VOH VOL解释
weixin_44495082的博客
02-22 6568
VOH是指输出引脚为逻辑1时的最小电压值。电路输出通常会带有负载或者驱动下一级的输入，VOH/IOH参数测试是为了检验DUT引脚在规定的电流条件下，输出电压是否可以按要求保持逻辑1的状态；VOL是指输出引脚为逻辑0时的最大电压值。电路输出通常会带有负载或者驱动下一级的输入，VOL/IOL参数测试是为了检验DUT引脚在规定的电流条件下，输出电压是否可以按要求保持逻辑0的状态。在数字电路中，定义输入电压值高于某一阈值时，称之为输入高电平（VIH），当输入电压值低于某一阈值，称之为输入低电平（VIL）；
电平标准详解
Derek Qu的博客
08-02 1万+
很多资料对于逻辑电平的介绍不太好，我其实没有看懂，自己鼓捣了一下，对逻辑电平的定义和常用逻辑电平进行了整理，后期继续更新。
半导体测试：基于PXI 平台的先进性能中的AC/DC和V-I测试
wwa19940308的博客
08-18 2241
前言 当今半导体测试工程师面临的挑战是如何寻找和创建一个新的测试解决方案，该方案被要求能够显著降低测试成本，并满足可配置、开放架构、灵活的测试解决方案的需求，这些解决方案可以提供与专用ATE平台相媲美的功能。特别是，对于低至中等数量的测试需求，例如在试生产、验证和集中生产过程中的测试应用，对灵活且经济高效的ATE解决方案的需求尤为迫切。对于这些应用，测试工程师过去一直依赖传统的测试系统，这些系统的购置成本很低，但运营成本很高，或者是内部设计的机架堆叠的解决方案。然而，基于PXI平台的半导体测...
ATE测试—新手入门学习（三）【11-14】
江湖小浪花的博客
05-07 3783
在两线法中，电压表测量的是流过大电流（毫安级）的表笔电阻、接触电阻以及待测电阻的总压降，这些因素共同构成了测量误差的来源。而在四线法中，尽管同样测量了表笔电阻、接触电阻和待测电阻的总压降，但由于电压表的大输入阻抗，流过其的电流极小，相对于流过待测电阻的电流（通常为毫安级）可以忽略不计。尽管电压测量线和表笔本身也存在一定的电阻和接触电阻，但由于电压表的输入阻抗极高，通常可达几百千欧姆至10兆欧姆，这使得流过电压表的电流微乎其微，通常在纳安或皮安的量级。测量 IOZH 时，则测量引脚对 VSS 的阻值。
逻辑电平，电平通讯
qq_35138981的博客
12-14 1352
电平通讯是一个很常见的通讯方式，但有很多种电平形式，在设计时困扰了我很久，很容易混淆，总结一下进行记录，与君共勉。 常见的电平有USB,RS232,RS485,RS422,COMS,GTL,TTL(LVTTL,HTTL,LTTL,LSTTL),HSTL,SSTL,CML,LVDS,ECL(PECL,LVPECL)等，其中LVDS、GTL、PGTL、CML、HSTL、SSTL速度较高。 在百度百科中逻辑电平的定义是：逻辑电平是指一种可以产生信号的状态，通常由信号与地线之间的电位差来体现。逻辑电平的浮动范围
半导体测试-测试原理基础之漏电流
ssy1582373593的博客
02-18 3043
测试原理基础之漏电流介绍
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值