![](https://img-blog.csdnimg.cn/b4fff54ea98e453496770a16df7f8458.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
ZYNQ
文章平均质量分 83
.
Super.Bear
https://github.com/Paraniod1
展开
-
ZYNQ PL端开发流程(流水灯)
PYNQ-Z2verilog实现流水灯原创 2023-04-23 22:37:20 · 527 阅读 · 2 评论 -
Vitis2020.2加载老版本tcl文件
添加tcl文件如下:Tools->Run Tcl Script....在这里选择在附件下载的tcl文件。但是如果使用vitis2020.2去添加老版本的tcl文件会报错。解决办法:打开 tcl 文件,将版本相关的设置语句进行修改该使用的版本即可。原创 2022-11-26 23:04:04 · 699 阅读 · 0 评论 -
vitis2020.2出现out of data
使用HLS自定义IP核,在vitis编译的时候会出现报错,platform出现out-of-date问题,出现makefile error的问题。Makefile为下面所示。原创 2022-11-20 22:28:20 · 1641 阅读 · 16 评论 -
vivado2020报错:error when launching …vivao.bat…launcher time out“
cmd中输入setting64.bat执行该.bat文件,接着cmd中输入bin\vivado.bat来执行bin文件夹下的vivado.bat。cmd命令行进到vivado\2020.2路径,该路径下有settings64.bat文件,当cmd中出现start_gui表明启动vivado成功。原创 2022-11-19 14:00:12 · 3671 阅读 · 2 评论 -
HLS之接口设计
Vitis HLS设计接口介绍。原创 2022-11-08 23:14:28 · 3231 阅读 · 3 评论 -
HLS优化设计(一)
HLS设计优化。原创 2022-11-08 23:12:02 · 3549 阅读 · 0 评论 -
Ultra96-V2入门使用(裸机)
Ultra96板子是AVNET开发的。是基于Xilinx Zynq UltraScale+ MPSOC系列的芯片,具体使用的是:Xilinx Zynq UltraScale+ MPSoC ZU3EG SBVA484。板子本身比较比较小,外设模块也很少,其主要特点及开发板框架如下所示:开发板的开机与关机(裸机):①与Ultra96开发板配套的JTAG是Ultra96 USB-to-JTAG/UART Pod,如下所示,microUSB连接电脑,下载调试。原创 2022-10-15 23:30:46 · 4197 阅读 · 0 评论 -
Vitis AI环境搭建
大多数用户设置Docker的存储库并从中安装,以便安装和升级。在新主机上首次安装 Docker Engine 之前,需要设置 Docker 存储库。然后后,可以从存储库安装和更新 Docker。旧版本的 Docker 被称为docker,docker.io或docker-engine。如果安装了这些,需要卸载它们。但是,docker的大部分数据还是被保留了下来。的 Docker Engine、containerd 和 Docker Compose。②主机上的映像、容器、卷或自定义配置文件不会自动删除。原创 2022-10-13 23:09:28 · 2633 阅读 · 0 评论 -
PYNQ之Jupyter Notebook
这里对 Python、 Ipython、 Jupyter生态系统进行概述,从而更好的了解其中的关系。原创 2022-10-12 11:55:49 · 1848 阅读 · 0 评论 -
PYNQ官方镜像配置
使用环境:PYNQ - Z2一张 microSD卡,一个 microSD卡读卡器,一根网线,USB转网卡扩展坞,pyna-z2官方镜像。原创 2022-10-11 21:22:39 · 3187 阅读 · 4 评论 -
petalinux之简易字符设备驱动开发
在传统的Linux驱动开发中,一般是以Linux内核为基础进行模块编译,但是以petalinux创建的工程系统,并没有找到对应的内核源码,不过赛灵思的官网肯定能找得到的。这里直接使用 petalinux 工具进行驱动的编写,而不使用在内核源码目录下进行编译,只不过 Petalinux 编译有点慢。这里是记录petalinux工具的使用。原创 2022-09-18 17:17:23 · 1958 阅读 · 2 评论 -
petalinux之LED应用编程
通过sysfs方式控制开发板上的 GPIO 引脚(LED),控制开发板上的某一个LED 输出高、低不同的电平状态,完成LED灯的闪烁。但是在编译的时候,需要在交叉编译的环境进行,不然生成的可以执行文件开发板使用不了。这里使用前面搭建的Linux系统平台,vivado中了包含关于led灯的硬件配置,这里好像不用也行,使用GPIO控制LED闪烁。在开发板系统中是在相应的文件使用echo命令进行输出重定向,所以在相应的应用程序中也要操作相应的文件,对此文件进行读写即可。编译源程序,需要在交叉编译环境中进行。原创 2022-09-18 12:10:13 · 642 阅读 · 0 评论 -
Vitis之Linux应用程序开发流程
前面使用 Petalinux 搭建了 Linux 系统,并成功将linux系统运行在开发板上,以下是基于linux系统使用vitis来开发ZYNQ。原创 2022-09-17 18:16:41 · 1703 阅读 · 0 评论 -
Petalinux配置
将工程目录下/images/linux下的BOOT.BIN、image.ub、boot.scr拷贝到sd卡中,注意sd卡的文件格式需要是FAT32格式,因为这里不需要根文件系统,这里不用设置ext4格式的分区。template:创建的 petalinux 工程使用的平台模板,此处的 zynq 表明使用的是zynq 平台模板的 petalinux 工程,用于 zynq-7000 系列的芯片。,后面接文件对应的路径信息,默认对应的是 images/linux/zynq_fsbl.elf。原创 2022-09-17 11:12:43 · 5047 阅读 · 5 评论 -
Vitis HLS 加法器(整数)设计
Vitis HLS 是一种高层次综合工具, 支持将 C、 C++ 和 OpenCL函数硬连线到器件逻辑互连结构和 RAM/DSP 块上。Vitis HLS 可在 Vitis 应用加速开发流程中实现硬件内核, 并使用 C/C++ 语言代码在 Vivado Design Suite 中为赛灵思器件设计开发 RTL IP。使用Vitis HLS开发时,最好不要再使用C语言,而是C++。原创 2022-09-12 22:33:14 · 2284 阅读 · 1 评论 -
ZYNQ之简易流水灯(EMIO、AXI GPIO)
ZYNQ流水灯实验,涉及LED,Key,UART,中断,定时器的基础使用!原创 2022-09-11 15:12:27 · 2491 阅读 · 4 评论 -
ZYNQ之定时器
定时器作为 PS 的重要组成部分,可以不受 CPU 的干预,自己独立运行,来完成计时、定时、中断以及计算来自 MIO 或 EMIO 引脚的信号脉冲宽度。在 ZYNQ 嵌入式系统中,每个 Cortex-A9 处理器都有各自独立的32 位私有定时器和32 位看门狗定时器,这两个 CPU 同时共享一个 64 位的全局定时器( GT)。PS 中还有一个 24 位的系统看门狗定时器( SWDT)和两个 TTC( Triple Timer Counters)。原创 2022-09-11 14:10:24 · 2023 阅读 · 3 评论 -
ZYNQ之中断机制
中断是一种当满足要求的突发事件发生时通知处理器进行处理的信号。中断可以由硬件处理单元和外部设备产生,也可以由软件本身产生。对硬件来说,中断信号是一个由某个处理单元产生的异步信号,用来引起处理器的注意。对软件来说,中断是一种异步事件,用来通知处理器需要改变代码的执行。但是,轮询所产生的中断的过程是同步的。当处理器收到中断,它会停下当前正在做的任务,然后跳转到需要处理的地方去。这和轮询的方式是相反的,轮询是由软件同步获取设备的状态。原创 2022-09-11 10:21:19 · 5705 阅读 · 5 评论 -
ZYNQ之GPIO机制
ZYNQ芯片的的总统框图如下:ZYNQ 分为PS 和 PL 两部分,那么器件的引脚资源同样也分成了两部分。ZYNQ PS 中的外设可以通过MIO( Multiuse I/O,多用输入/输出)模块连接到 PS 端的引脚上。同时也可以通过 EMIO 连接到 PL端的引脚。如图GPIO框图:GPIO 分为 4 个 Bank,其中 Bank0和 Bank1 连接到 MIO;而 Bank2 和 Bank3 连接到 EMIO。原创 2022-09-10 18:48:00 · 3071 阅读 · 4 评论 -
ZYNQ入门
零基础实现PS UART输出 "Hello World",轻松掌握vicado和vitis开发环境。原创 2022-09-10 11:46:16 · 4221 阅读 · 0 评论