VCS仿真遇到【CNST-CIF】constraints inconsistency failure如何解决

最新推荐文章于 2024-09-24 10:47:52 发布

再见亚稳态

最新推荐文章于 2024-09-24 10:47:52 发布

阅读量2.3k

点赞数 1

文章标签： fpga开发寄存器芯片

本文链接：https://blog.csdn.net/qq_55173596/article/details/122477098

版权

这个仿真之前我跑过很多次了，但是今天又新建了一个验证环境来跑同样的case，结果就出现这个错误，这是第一次遇到约束不一致导致fatal，对比了半天代码没有不一样的地方。

我尝试把原来的simulation的目录删掉，重新运行仿真，结果还是报错

然后打开报错的文件，定位到错误位置如下

我开始怀疑是RAL模型出了问题，但是尝试修改了几处疑似问题都没有解决

然后对以上代码找问题，怀疑是地址位出问题了，结果真的是，有一处地址的宏定义没有定义，

把以上地址做好宏定义的设置就可以成功运行了。

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

再见亚稳态

关注关注

1
点赞
踩
2

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

Synopsys VCS所有命令选项

baidu_34971492的博客

06-07

1175

Compile-Time Options -ad=<partition_filename> Specifies the partition files used in mixed signal simulation. -ams Enables the use of Verilog-AMS code in VCS 2-step mode. -ams_discipline <discipline_name> Specifies the default discrete discipli

后仿真中的必懂VCS仿真选项之-sdfretain

那么菜的博客

05-16

1739

编译选项加入-sdfretain -xlrm alt_retain后，那些不会让输出发生变化的RETAIN信息和X态（红圈处）就不会体现了。中称这一模式为optimistic mode，因为减少了仿真事件的调度，所以会对仿真速度有一定的优化。PS1.这部分感觉vcs手册中也说的不是很清楚，后面如果有空，再跑仿真确认下。指的是从输入变化后开始计算，输出保持的时间。PS2.选项中的alt应该就是选择的意思，让vcs自己决定哪些不需要的信息可以被优化。的意思，让vcs自己决定哪些不需要的信息可以被优化。

参与评论您还未登录，请先登录后发表或查看评论

SV之随机化

qq_40571921的博客

05-05

1291

1、约束表达式的求解是由SV的约束求解器完成，满足约束的值是由**伪随机数发生器(PRNG)**从一个初始值（seed）产生，只要改变种子的值，就可改变随机的行为。 2 不同仿真工具对于同一个约束类和种子值求解出的数值可能不同 3 SV只能随机化2值数据类型，也就是不能随机出X值和Z值，也无法随机化字符串（logic也只能随机出0和1） 4 注意定义变量位宽对约束的影响，比如 bit [2:0] month ,只能在0~7中选SV基础知识4----随机化和约束_持续学习_ing的博客-CSDN博客_sv

【数字ic自整资料】SV约束constraint

最新发布

2401_83129283的博客

09-24

1125

SV允许使用randomize()with来增加额外的约束，这和在类里增加约束是等效的，但同时要注意类内部约束和外部约束之间应该是协调的，如果出现互相违背的清况，那么随机数值求解会失败。必要的时候可以使用soft来声明约束，这代表当前写的约束属于软约束，如果在后续情况下遇到和soft约束冲突的情况下，soft约束失效。sv可以利用foreach对数组的每一个元素进行约束，和直接写出对固定大小数组的每一个元素的约束相比，foreach要更简洁。约束中也可以用条件表达式，即在指定条件下，后面的约束才成立。

Assertion failure in -[MASViewConstraint addConstraintWithLayoutAttribute:],'Attributes should be ch

mgr406176009的专栏

04-06

2348

Assertion failure in -[MASViewConstraint addConstraintWithLayoutAttribute:]。Terminating app due to uncaught exception 'NSInternalInconsistencyException', reason: 'Attributes should be chained before defining the constraint relation'。libc++abi.dylib: termin

vcs solve fail停止仿真

阿莹的三石

09-14

127

vcs solve fail停止仿真

使用Synopsys VCS使用constraint遇到的一个奇怪问题

04-21

499

实在有点晕乎了，VCS是不是支持implicity contraint,如下，AHB_DW == 32 => addr[1:0] == 0;这个在编译时总报错，说是=>这个操作符用错了地方。改成if形式的implicity contraint就可以了，这是为何？转载于:https://www.cnblogs.com/guofu2010/articles/2462301...

仿真器VCS solver 对包含 function 约束的求解

Holden_Liu的博客

01-16

5364

+ntb_solver_mode=1|2 1: 在第一次对每个类调用randomize()期间，求解器在分析约束方面花费了更多的预处理时间。对这个类的后续调用randomize()非常快。 2: 求解器只做最少的预处理，并分析对randomize()的每次调用中的约束。默认是2。所以使用VCS时，如果对某一个class多次randomize, 适用+ntb_solver_mode=1 +ntb_solver_debug=trace_all trace所有randomize时solv...

使用vcs配合vivado进行仿真

05-11

"使用VCS配合Vivado进行仿真" 在本文中，我们将详细探讨使用VCS（Virtuoso Cycle Simulator）配合Vivado进行仿真的方法和步骤。首先，让我们了解什么是VCS。VCS是一种功能强大的仿真工具，广泛应用于数字电路设计...

vcs工具，使用手册，编译仿真参数

01-12

2. **先进模拟技术**：VCS支持原生低功耗仿真、X-传播（用于检测和解决竞争条件）、SystemC和AMS（模拟混合信号）协同仿真，这些特性提高了模拟的准确性和效率。 3. **综合集成的规划、覆盖率、调试和执行管理**：...

VCS-userguide-Q-2020.03-SP2.pdf

07-16

VCS是Synopsys公司的一款先进的仿真器，它在IC设计验证中扮演着关键角色，帮助工程师们检查和确认硬件设计是否符合预期的行为。该用户指南涵盖了VCS的基本概念、安装与配置、命令行接口、脚本编写、测试平台搭建、...

constraintlayering:通过可重用随机化策略类示例进行 SystemVerilog 约束分层

06-20

SystemVerilog Constraint Layering via Reusable Randomization Policy Classes Example (2015) 作者 Eldon Nelson 转录的 John Dickol 代码示例为什么会这样我（Eldon Nelson）喜欢 Dickol 在他的论文“SystemVerilog Constraint Layering via Reusable Randomization Policy Classes”中描述的想法，该论文在 2015 年 DVCon 上获得了海报荣誉奖。为了确保我理解他的方法并自己做例子，我已经从他的论文中写出了完整的代码。论文中的代码在每次加法迭代时都建立在自身之上。这意味着类会被自己的新版本覆盖，有时类会随着论文的进展而消失。如果您想跟随他的论文，拥有每个图的完整源代码可能会有所帮助

VCS不能启动解决办法--VCS ERROR V-16-1-10600 Cannot connect to VCS engine

09-20

VCS双机启动的时候可能出现如下错误：VCS ERROR V-16-1-10600 Cannot connect to VCS engine 该文档是我在解决该错误的方法，希望能帮助到有需要的朋友！

StstemVerilog中的约束 constraint

lc_2418059806的博客

01-12

5529

1）关键字：extends 2）constraint_mode() 3）soft 约束有冲突的话，不报错，加soft的约束优先级变低，以另一个为准 4）对pre_randomize() 方法的集成 5）rand_mode(0)，关闭某个变量的随机，会保持初始值0. 6）inside关键字 7) constraint -> ，相当于if前置条件

[SV]SystemVerilog Constraints(1)

元直的博客

03-24

3562

一、Soft Constraints SystemVerilog constraints declared with the keyword soft is called as soft constraints. any conflict between class constraint and inline constraint leads to a randomiz...

transaction 中constraint的用法小结

abitnervous的博客

10-18

1052

学习

5. The Security and Integrity Constraints 安全性和完整性约束

qq_42364827的博客

01-13

558

5.1 Introduction The destruction of database is generally caused by the following factors: System failure 系统崩溃 Inconsistency caused by concurrent access 并发访问导致的非一致性 Man-caused destruction (intentio...

关于数据库约束问题

Stupid_Insect的博客

06-23

427

** 1.问题描述 ** 在调用接口时，提示INSERT语句与CHECK约束、那么就是接口插入数据库的时候有问题。调式代码。看是否能够插入数据。在看提示内容，约束repl_identity_range_tran_1482275750"冲突。 ** 2.解决办法查看数据的约束，限制了什么？是id 还是类型？那么查看插入的数据类型是否一致。那么查看约束的ID是不是到达了有限。通过修改约束进行对该约束进行修改。 ** ...

数据完整性约束错误

donggubian6680的博客

11-10

640

近期项目中又遇到了外键关联的问题。虽然之前的项目处理过类似错误，但是没有搞清楚是为什么报错，这此大概搞清楚了到底是什么情况。情形：A类主键aId是B类外键bId,在数据库中设置了外键约束，删除时约束，更新时级联。程序中删除时报错org.hibernate.exception.ConstraintViolationException......这个错误违反数据库...

VCS仿真命令 -lca

05-25

-lca 是 VCS 仿真命令中的一个选项，用于指定仿真时使用的时钟。具体来说，-lca 选项用于指定一个时钟周期，VCS 仿真器在仿真过程中会按照指定的时钟周期执行模拟步骤。例如，如果使用 -lca 选项指定时钟周期为10...