VCS仿真遇到【CNST-CIF】constraints inconsistency failure如何解决

最新推荐文章于 2023-02-08 10:50:46 发布
最新推荐文章于 2023-02-08 10:50:46 发布
阅读量1.8k 收藏 2
点赞数 1
文章标签： fpga开发 寄存器 芯片
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_55173596/article/details/122477098
版权

这个仿真之前我跑过很多次了，但是今天又新建了一个验证环境来跑同样的case，结果就出现这个错误，这是第一次遇到约束不一致导致fatal，对比了半天代码没有不一样的地方。 

我尝试把原来的simulation的目录删掉，重新运行仿真，结果还是报错

然后打开报错的文件，定位到错误位置如下

我开始怀疑是RAL模型出了问题，但是尝试修改了几处疑似问题都没有解决

然后对以上代码找问题，怀疑是地址位出问题了，结果真的是，有一处地址的宏定义没有定义，

 把以上地址做好宏定义的设置就可以成功运行了。

再见亚稳态
关注
  • 1
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Synopsys VCS所有命令选项
baidu_34971492的博客
06-07 1079
Compile-Time Options -ad=<partition_filename> Specifies the partition files used in mixed signal simulation. -ams Enables the use of Verilog-AMS code in VCS 2-step mode. -ams_discipline <discipline_name> Specifies the default discrete discipli
StstemVerilog中的约束 constraint
lc_2418059806的博客
01-12 5024
1）关键字：extends 2）constraint_mode() 3）soft 约束有冲突的话，不报错，加soft的约束优先级变低，以另一个为准 4）对pre_randomize() 方法的集成 5）rand_mode(0)，关闭某个变量的随机，会保持初始值0. 6）inside关键字 7) constraint -> ，相当于if前置条件
Assertion failure in -[MASViewConstraint addConstraintWithLayoutAttribute:],'Attributes should be ch
mgr406176009的专栏
04-06 2308
Assertion failure in -[MASViewConstraint addConstraintWithLayoutAttribute:]。Terminating app due to uncaught exception 'NSInternalInconsistencyException', reason: 'Attributes should be chained before defining the constraint relation'。libc++abi.dylib: termin
仿真器VCS solver 对包含 function 约束的求解
Holden_Liu的博客
01-16 4656
+ntb_solver_mode=1|2 1: 在第一次对每个类调用randomize()期间，求解器在分析约束方面花费了更多的预处理时间。对这个类的后续调用randomize()非常快。 2: 求解器只做最少的预处理，并分析对randomize()的每次调用中的约束。默认是2。 所以使用VCS时，如果对某一个class多次randomize, 适用+ntb_solver_mode=1 +ntb_solver_debug=trace_all trace所有randomize时solv...
[SV]SystemVerilog Constraints(1)
元直的博客
03-24 3429
一、Soft Constraints SystemVerilog constraints declared with the keyword soft is called as soft constraints. any conflict between class constraint and inline constraint leads to a randomiz...
5. The Security and Integrity Constraints 安全性和完整性约束
qq_42364827的博客
01-13 433
5.1 Introduction The destruction of database is generally caused by the following factors: System failure 系统崩溃 Inconsistency caused by concurrent access 并发访问导致的非一致性 Man-caused destruction (intentio...
使用vcs配合vivado进行仿真
05-11
"使用VCS配合Vivado进行仿真" 在本文中，我们将详细探讨使用VCS（Virtuoso Cycle Simulator）配合Vivado进行仿真的方法和步骤。 首先，让我们了解什么是VCS。VCS是一种功能强大的仿真工具，广泛应用于数字电路设计...
VCS-userguide-Q-2020.03-SP2.pdf
最新发布
07-16
VCS是Synopsys公司的一款先进的仿真器，它在IC设计验证中扮演着关键角色，帮助工程师们检查和确认硬件设计是否符合预期的行为。 该用户指南涵盖了VCS的基本概念、安装与配置、命令行接口、脚本编写、测试平台搭建、...
VCS仿真vivado脚本文件
09-29
VCS（Value Change Dump）是一种广泛使用的硬件描述语言（HDL）仿真器，由Synopsys公司提供，它能够对Verilog和SystemVerilog代码进行快速而精确的模拟。VCS仿真器支持全面的验证环境，包括覆盖率分析、调试功能以及...
VCS不能启动解决办法--VCS ERROR V-16-1-10600 Cannot connect to VCS engine
09-20
VCS双机启动的时候可能出现如下错误：VCS ERROR V-16-1-10600 Cannot connect to VCS engine 该文档是我在解决该错误的方法，希望能帮助到有需要的朋友！
constraintlayering:通过可重用随机化策略类示例进行 SystemVerilog 约束分层
06-20
SystemVerilog Constraint Layering via Reusable Randomization Policy Classes Example (2015) 作者 Eldon Nelson 转录的 John Dickol 代码示例 为什么会这样 我（Eldon Nelson）喜欢 Dickol 在他的论文“SystemVerilog Constraint Layering via Reusable Randomization Policy Classes”中描述的想法，该论文在 2015 年 DVCon 上获得了海报荣誉奖。为了确保我理解他的方法并自己做例子，我已经从他的论文中写出了完整的代码。 论文中的代码在每次加法迭代时都建立在自身之上。 这意味着类会被自己的新版本覆盖，有时类会随着论文的进展而消失。 如果您想跟随他的论文，拥有每个图的完整源代码可能会有所帮助
vcs仿真指南(第二版).rar
08-12
VCS（Verilog Compiler Suite）是由Synopsys公司开发的一款强大的硬件描述语言（HDL）仿真器，主要用于验证数字集成电路的设计。它支持Verilog和SystemVerilog语言，为设计者提供了一个高效、精确且功能丰富的仿真...
关于数据库约束问题
Stupid_Insect的博客
06-23 355
** 1.问题描述 ** 在调用接口时，提示INSERT语句与CHECK约束、 那么就是接口插入数据库的时候有问题。调式代码。看是否能够插入数据。 在看提示内容，约束repl_identity_range_tran_1482275750"冲突。 ** 2.解决办法 查看数据的约束，限制了什么？ 是id 还是类型？ 那么查看插入的数据类型是否一致。 那么查看约束的ID是不是到达了有限。 通过修改约束进行对该约束进行修改。 ** ...
数据完整性约束错误
donggubian6680的博客
11-10 609
近期项目中又遇到了外键关联的问题。虽然之前的项目处理过类似错误，但是没有搞清楚是为什么报错，这此大概搞清楚了到底是什么情况。 情形：A类主键aId是B类外键bId,在数据库中设置了外键约束，删除时约束，更新时级联。程序中删除时报错org.hibernate.exception.ConstraintViolationException......这个错误违反数据库...
#VCS# 关于Verdi KDB 数据库
那么菜的博客
01-23 9897
verdi加载的是Knowledge Database (KDB)，这是一个 Elaboration Database elabDB。建议通过 vcs -kdb -lca 生成kdb.elab++，位于simv.daidir目录下。 -lca Limited Customer Availability features are features available with the select functionality. These features will be ready for a gener
VCS常用的编译选项
mshgocn的博客
02-08 2764
如果要支持Verdi，需要设置好NOVAS_LIB_PATH的环境变量，并且在命令行中添加-kdb的option，knowledge database（kdb）是VCS支持Verdi时的重要概念。fsdb的文件相对比较小。源代码文件中有的包括`timescale编译指令，有的不包括，如果在VCS命令行中，不包括`timescale的源代码文件在最前面，VCS会停止编译。交互模式的编译，让VCS自动包括+cli，-P virsims.tab选项，并支持VirSim后处理模式下生成VCD+文件。
[SVA]SystemVerilog Assertion(SVA)應用指南
元直的博客
04-16 9122
SystemVerilog Assertion(SVA)語法總結 前言：断言assertion被放在verilog设计中，方便在仿真时查看异常情况。当异常出现时，断言会报警。一般在数字电路设计中都要加入断言，断言占整个设计的比例应不少于30%。以下是断言的语法： 1. SVA的插入位置：在一个.v文件中： ......
`uvm_do_with中constraint不生效的原因及解决方案
元直的博客
07-09 6135
`uvm_do_with中constraint不生效的原因及解决方案 前言：我们通常在上层的top_vseq中启动下层sub_seq或seq_item，出于灵活性或者可重用性的考虑，可能会使用`uvm_do_with对下层的random变量进行约束。为了coding方便以及增强代码可读性的考虑，上层和下层seq变量的名字可能是一样的。但是这样就会造成一个问题：我们会发现如果使用`uvm_do_with(sub_seq, {var_a == var_a});这个约束是无法生...
VCS仿真命令 -lca
05-25
-lca 是 VCS 仿真命令中的一个选项，用于指定仿真时使用的时钟。具体来说，-lca 选项用于指定一个时钟周期，VCS 仿真器在仿真过程中会按照指定的时钟周期执行模拟步骤。 例如，如果使用 -lca 选项指定时钟周期为10ns，那么在仿真过程中，VCS 仿真器会每隔10ns执行一次仿真步骤。这样可以确保仿真的精度和准确性。 -lca 选项的语法如下： ``` -lca <time> ``` 其中，<time> 是一个以 ns、ps、us、ms 为单位的时间值，用于指定时钟周期。例如，可以使用以下命令执行仿真： ``` vcs -lca 10ns -debug testbench.v design.v ``` 这个命令将使用一个10ns的时钟周期执行仿真，并在测试台文件 testbench.v 和设计文件 design.v 中启用调试模式。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值