电工电子实验——3BIT延时电路的设计与实现

3BIT延时电路的设计与实现

• 实验目的

1. 使用ISE软件完成时序逻辑电路的设计输入并仿真
2. 学会Testbench中时序逻辑测试文件的写法
3. 下载并测试实现的逻辑功能

• 主要仪器设备及软件

硬件：无

软件：ISE仿真软件

• 实验原理（或设计过程）

    1.ISE是Xilinx公司的硬件设计工具。

    通过和DSP Builder工具与Matlab/Simulink相结合,可以方便地实现各种DSP应用系统;支持Altera的片上可编程系统(SOPC)开发,集系统级设计、嵌入式软件开发、可编程逻辑设计于一体,是一种综合性的开发平台。

    2.设计一个 3BIT延时电路。

    设计分析：

    Ⅰ.根据触发器的特性，只有来两个触发脉冲时才能恢复到原来的状态。也就是说触发器的输出信号比触发信号延迟了一个触发脉冲周期即1bit。据此3bit就需要3个触发器。

    Ⅱ.输出要可控就要加一控制器，可用选择器实现。

    Ⅲ.为便于观察输出信号的延迟，可设计一个F1信号。

    设计实现：

    Ⅰ.设计输入：程序中有一部分由时序逻辑进程移位寄存器和组合逻辑8选1数据选择器构成。

    Ⅱ.设计仿真：激励信号需给待测信号的所有输入的逻辑关系，包括测试信号DIN、延时控制信号addr、时钟clk、清零信号clr。

    Ⅲ.设计综合。

    Ⅳ.管脚约束。

    Ⅴ.设计实现   

    3.下载调试。

• 实验电路图

• 

• 实验数据分析和实验结果

    波形图：

• 实验小结

    本次实验运用ISE软件，学会了3bit延时电路的设计，然后又对电路进行了仿真操作，观察了波形图，寻找到它的一个完整周期。通过本次实验对ISE软件有了更深一步的认识和了解，也熟知了延时电路的设计、仿真、观察波形图，学到了很多。

• 附录