计算机体系结构
文章平均质量分 91
不吃葱的酸菜鱼
数字IC前端/机器学习算法
展开
-
通用图形处理器设计GPGPU基础与架构(五)
现代处理器的存储系统大多采用层次化的结构,本文将从 CPU存储层次入手,通过对比介绍 GPGPU 存储层次的特点。虽然GPGPU 的每个 SM 中都配备了大量寄存器文件,但其仍需要借助高速缓存来进一步降低访存延时,减少对外部存储器的访问次数。GPGPU 架构的特点使得高速缓存的设计不同于传统CPU。在 GPGPU 中 ,缓存根据其所处的层次分为 SM 内局部的数据缓存,如L1 数据缓存和可编程多处理器外共享的数据缓存,如 L2 缓存。原创 2024-07-28 01:07:09 · 868 阅读 · 0 评论 -
通用图形处理器设计GPGPU基础与架构(三)
本文介绍了 GPGPU 的经典架构和指令流水线,下一篇将针对影响 GPGPU 性能最大的分支情况介绍解决方案。原创 2024-07-15 15:22:13 · 1041 阅读 · 0 评论 -
通用图形处理器设计GPGPU基础与架构(二)
本文介绍了GPGPU编程的背景、CUDA编程实现步骤、软件到硬件的过度以及存储模型等内容,为后续介绍GPGPU架构提供理论基础。原创 2024-07-12 15:02:47 · 1188 阅读 · 0 评论 -
通用图形处理器设计GPGPU基础与架构(一)
GPGPU(GeneralPurpose GraphicsProcessingUnit,通用图形处理器)脱胎于GPU(Graphics ProcessingUnit,图形处理器)。GPGPU由于其强大的运算能力和高度灵活的可编程性,已经成为深度学习训练和推理任务最重要的计算平台。这主要得益于GPGPU的体系结构很好地适应了当今并行计算的需求原创 2024-07-10 11:40:33 · 900 阅读 · 0 评论 -
RISC-V 指令集介绍
rs1 (Source Register 1)是第一个源操作数寄存器,占了5bit,在指令的15-19bit;rs1 (Source Register 1)是第一个源操作数寄存器,占了5bit,在指令的15-19bit;rs2 (Source Register 2)是第二个源操作数寄存器,占了5bit,在指令的25-31bit。rs2 (Source Register 2)是第二个源操作数寄存器,占了5bit,在指令的25-31bit。原创 2023-07-31 22:53:31 · 10150 阅读 · 1 评论