AMBA总线
文章平均质量分 91
介绍AMBA总线详细内容
不吃葱的酸菜鱼
数字IC前端/机器学习算法
展开
-
AMBA协议-AXI协议详解(读写时序、Outstanding、乱序传输、原子操作)
目录1. AXI 写通道信号1.1. 写地址通道信号1.2. 写数据通道信号1.3. 写response通道信号1.5. 握手规则1.4. AXI 写通道之间关系 2. AXI 读通道信号2.1. 读地址通道信号2.2. 读数据通道信号2.3. AXI 读通道之间关系 3. AXI传输3.1. AXI突发读传输3.2. Overlapping 突发读传输3.3. AXI突发写传输3.4. 非对齐传输4. AXI outstanding5. AXI 乱序传输(Out of order)6. 原子操作(Atom原创 2023-05-03 11:06:34 · 16655 阅读 · 5 评论 -
AHB总线笔记(一)
CPU控制DMA搬移数据,先从DMA中读DMA的Status,如果读取DMA是ready状态,那么就可以给DMA写的0x00地址给1,然后告诉DMA数据搬运的起始地址(Source address) 和目的地址(Destination address),然后还要告诉DMA搬运数据的个数size。第一个周期读地址,第二个周期写数据,用流水线操作处理,在第二个周期写数据的同时读另一个地址,这样在下一个周期就可以直接写数据,读地址写数据同时进行,这样两周期的操作在流水线开始后每周期都能写一个数据。原创 2022-09-29 21:05:16 · 2264 阅读 · 0 评论 -
AHB总线笔记(二)
HLOCKx 高电平:主设备请求锁定总线,因为不希望master原本要传输一百个数据的,结果中途被打断了,所以需要把总线lock住。Arbiter在接收到master发送的HBUSREQx指令后,经过两个周期给出GRANTx指令,然后在T4时刻,发现呢HREADY并不为高,所以masterx不能获得总线控制权,在T5时刻,HGRANT和HREADY都为1,masterx获得总线控制权,可以传输数据,但在T6时候HREADY又不为高,所以HADDR保持不变直到HREADY为高后,继续下一个数据的传输。原创 2022-10-01 18:17:10 · 3917 阅读 · 2 评论 -
AHB总线笔记(三)附AMBA2.0面试提问
流水线机制,有address phase 和data phase。总线控制权的移交。※ 如果slave短时间内无法响应可以把HREADY拉低※ 如果slave长时间无法响应可以插入SPLIT或者RETRY※ 如果master不能进行传输master的HTRANS插入BUSY,注意BUSY和IDLE的区别,BUSY是插在同一个burst中间,而IDLE是插在两次burst中间。※ Arbiter 的优先级最好可以配置。※ 如果slave长时间不能响应的话,一般不支持SPLIT响应,使用RETRY响应。原创 2022-10-01 18:25:10 · 2578 阅读 · 0 评论 -
APB总线详解及手撕代码
APB总线端口如下:大体可以分为以下三组:系统信号:PCLK(系统时钟)、PRESETn(系统复位,低有效)master信号:PADDR(地址信号,确定读写的地址)、PSELx(片选信号,拉出来接给搭载APB总线的slave,选中slave时,PSELx信号拉高)、PNEABLE(使能信号,在PSELx拉高一个周期后,必定拉高)、PWRITE(写使能信号,PWRITE为高时写有效为低时读有效)、PWDATA(写数据)slave信号。原创 2023-02-21 11:32:10 · 6947 阅读 · 1 评论