16 位线性进位选择加法器基于静态 CMOS 电路的实现

Rocgecq

已于 2024-07-09 23:28:27 修改

阅读量1.7k

点赞数 34

分类专栏：数字IC 文章标签：嵌入式硬件硬件工程

于 2024-07-09 23:26:21 首次发布

本文链接：https://blog.csdn.net/qq_62209345/article/details/140308782

版权

一、设计要求

使用全加器或 G/P/CARRY/SUM 等逻辑并且全部采用静态CMOS电路实现16 位加法器，且进位采用线性进位选择实现。工艺采 0.35μm 工艺库中 3.3V 晶体管并采用 Hspice 进行仿真分析。

二、设计原理

在逐位进位加法器中，每一个全加器单元必须等待输入进位到达之后才能产生一个输出进位。而线性进位选择方法预先考虑进位输入两种可能的值，并提前计算出针对这两种可能性的结果。一旦输入进位的确切值已知，正确的结果就可以通过一个简单的多路开关级很容易地选出。但由于需要额外的进位路径和多路开关， 该方法的硬件开销要大于逐级进位，大约等于逐位进位结构的 30%。

图1 线性进位选择加法器模块图——拓扑结构（关键路径以灰色显示） — 图 1 线性进位选择加法器模块图——拓扑结构（关键路径以灰色显示）

互补 CMOS 与传输管实现电路不同在于，它只允许原始输入加在栅极，而传输管的输入允许驱动栅端和源、漏端来实现逻辑功能。由此，采用传输管逻辑虽然可以节省晶体管数目，加大集成度，但与此同时在传输信号时，可能会有驱动不足的情况，可想而知，若是基于传输管来实现加法器功能，则在设计中应予以考虑驱动能力的问题。再将互补 CMOS 与传输门比较，后者是建立在 NMOS 和 PMOS 互补特性的基础上，使得传输门器件能够传强逻辑 0 和强逻辑 1，但如果多级传输门级联，也会有驱动不足的情况。现在全部基于静态互补 CMOS 电路来实现16位线性进位选择加法器，驱动能力问题相对较小。