HDLBits刷题
文章平均质量分 89
浅浅熟悉Verilog语言,里面有自己对题目的理解和一些知识点的总结
小谢啥都不会
生有热烈,藏于俗常
展开
-
HDLBits 5
计数器原创 2023-11-18 19:25:07 · 82 阅读 · 1 评论 -
HDLBits 4
状态机练习原创 2023-11-16 19:15:56 · 57 阅读 · 1 评论 -
HDLBits 3
延时模型+仿真激励信号。原创 2023-11-16 10:09:58 · 208 阅读 · 1 评论 -
HDLBits 6
有关边缘检测的两道题原创 2023-11-20 15:23:07 · 78 阅读 · 1 评论 -
HDLBits 2
加减法器可以由加法器构建,可选地减去其中一个输入,这相当于将输入反转然后加1。最终的结果是一个电路可以做两种操作:(a + b + 0)和(a + ~b + 1)。如果你想要更详细的解释这个电路是如何工作的,请参阅维基百科。,需要例化三个add16来计算图中的三个sum。其中标号为1的add16的cout输出决定二选一选择器的输出。其次,另一个考点是或非门的写法。括号外面的为模块元件端口名,括号里面的为例化元件的外接端口名。用for循环让b的每一位与sub进行比较,相同为0,相异为1。构建下面的加减法器。原创 2023-10-05 16:57:10 · 123 阅读 · 2 评论 -
HDLBits 1
给定接收到的最后两个字节的扫描码,您需要指示是否按下了键盘上的一个箭头键。优先编码器是一种组合电路,当给定输入位矢量时,它输出矢量中第一个1位的位置。例如,给定输入8'b10010000的8位优先级编码器将输出3'd4,因为位[4]是第一个高的位。对于这个问题,如果没有一个输入位是高的(即,输入为零),输出为零。这道题是一个简单的选择结构,需要注意的是在进行选择前要将left,down,right,up的值赋为0.2. always,case使用:在always中赋值的变量要使用寄存器型变量reg。原创 2023-09-21 14:20:49 · 186 阅读 · 1 评论