Lane信号水平
LP:
1:1.2V*0.7
0:1.2V*0.3
HS:
1:DATAP-DATAN>200mV
0: DATAN-DATAP>200mV
Lane状态
1. LP,TX给到DATA Line上有四种状态
LP-00
LP-01
LP-10
LP-11
2. HS,TX给到DATA Line上有二种状态
HS-0 HS-1
均通过下表的2/3列信号电位组合实现, 均用于下表的 4/5/6 列三种工作模式:
DATA Lane 三种工作模式:
1. Escape模式:Escape mode是LP状态下Data Lane上的操作模式, 包括如下子模式
A)Trigger Mode, 从机返回TE/AC应答
B)ULP Mode, 超低功耗模式(即PHY大部分模块停止工作)
C)LPDT Mode,Low Power Data Transmit,在低速模式下通信, 主要用于读写寄存器
2. HS Mode:High Speed Data Transmit,在高速模式下数据通信,用于传输寄存器或者pixel
数据
3. Control Mode:也叫做BTA, 用于主机与从机之间交换 Data lane的控制权, 常用于读寄
存器
Clock Lane二种工作模式:
1. HS Mode:High Speed Data Transmit提供时钟
2. ULPM:超低功耗模
Lane的默认状态是LP11,各种状态都是从LP11态进入,且退出时都返回到LP11态。
DATA/Clock LANE 特点
1.Master forward to Slave时,Data lane支持所有模式。 当Slave reverse to Master时,Data
lane不支持ULPS和HS。
2.Slave reverse to Master时只会用到DATA Lane0, 并且通信完成后要进入 BTA交还控制权
3.CLK Lane 上永远是单向 Master forward to Slave