- 博客(29)
- 资源 (36)
- 收藏
- 关注
RSS订阅原创 Matlab画图时的线型、标记以及颜色简记
使用Matlab画图的时候经常由于需要画图，但是总是忘了曲线颜色、线型以及标记，这里在这里记录下，方便查阅。LineSpec —线型，标记和颜色。Line...
2019-12-31 10:21:40
11188
原创 高速串行总线系列（4）IBERT 使用介绍
使用IBERT IP核可以确定你的GTX 通道是好的还是坏的，避免一顿调试，最后发现MGT Bank根本就没工作起来。
2019-12-24 19:34:46
7533
2
原创 高速串行总线系列（3）GTX/GTH 物理层结构分析
初步认识并理解GTX的物理层结构，有利于对GTX进行使用。玩GTX，不懂一点物理层，玩个蛇头。
2019-12-23 23:02:29
14724
5
原创 高速串行总线系列（1）8B/10B编码技术
嵌入式高速串行总线技术总会用到一种编码方式就是8B/10B编码，但是到底这种编码是如何实现的呢？这里尝试揭开它的面纱。用高速串行总线不懂8B/10B编码恐怕找工作也会吃亏呀。
2019-12-17 11:40:53
5795
原创 HDLBits 系列（44）状态机补录
文章目录前言原题复现题目解析状态转移图设计文件前言今天补一个状态机的题目，也是这个系列的题目之一，但是由于之前对题目有点疑惑，今天得到博友反馈，让我明白了这个题目的意思，记录一下。原题链接原题复现Consider a finite state machine that is used to control some type of motor. The FSM has inputs x ...
2019-12-16 21:23:54
1840
1
原创 HDLBits 系列（43）找 bug 专题
文章目录例题1原题复现题目分析改进之后例题2原题复现题目分析改进程序例题3原题复现题目分析改进程序例题4原题复现题目分析改进程序例题5原题复现题目分析改进程序例题1原题复现原题链接This 8-bit wide 2-to-1 multiplexer doesn’t work. Fix the bug(s).module top_module ( input sel, in...
2019-12-15 16:06:59
2013
原创 HDLBits 系列（42）根据仿真波形来设计电路之时序逻辑
文章目录前言电路设计1原题复现题目解析我的设计电路设计2原题复现题目解析我的设计电路设计3原题复现题目解析我的设计电路设计4原题复现题目解析我的设计前言上篇博文讨论了组合逻辑的情况，最后留了几个题目，我也没做，感觉繁杂，有兴趣的可以挑战一下，地址为：上篇博文链接这篇博客，可以说是上篇博客的姊妹篇，简单的讨论下时序逻辑的类型，通过仿真波形来设计电路是一类题目，也应该是我们应该具备的电路设计能...
2019-12-14 21:17:34
2779
14
原创 HDLBits 系列（41）根据仿真波形来设计电路之组合逻辑
文章目录Sim/circuit1原题复现我的设计Sim/circuit2原题复现题目分析我的设计Sim/circuit3原题复现题目分析我的设计Sim/circuit4原题复现题目分析Sim/circuit1这个题目让我想起了当时的华为面试题目，就是这类题目的变形，但是当时就是没有想起来怎么做？还是太菜，见过的题目太少。后面经过面试官的提示才恍然大悟，这算是一次教训吧，我再也忘不了这种题目了...
2019-12-13 23:23:25
2677
5
原创 金字塔原理之表达的逻辑
文章目录引言什么是金字塔原理？为什么要用金字塔原理？如何构造金字塔？自上而下法自下而上法金字塔的内部结构引言本文想通过一些简单概括和简单的例子来理解金字塔原理中的第一章表达的逻辑，也将尝试着用金字塔的原理去阐述这篇文章的主题思想。我们对金字塔原理的理解，不故弄玄虚，金字塔原理存在的意思就是指导我们的表达、思考、解决问题以及演示等。我们要切切实实地用金字塔原理指导我们，而想要使用金字塔原理，就...
2019-12-13 21:30:13
2681
原创 HDLBits 系列（40）如何写 TestBench 文件？
目录序言变量定义时钟设计设计输入模块例化实战演练序言由于入门的测试文件很简单，所以一直以来也都是直接给出测试文件，直到今天才想着去总结一个测试文件的写法。这篇博客将根据HDLBits的题目来总结如何书写Testbench文件，肯定有不完善的地方，仅仅作为一次总结吧。TestBench文件，又称为TB文件，是用来对设计文件进行测试的程序，它与设计文件不同的地方在于，它使用的语法可以是不可综合的...
2019-12-13 18:22:58
3317
1
原创 Markdown 编辑器的使用记录 (Typora)
Markdown 编辑器的使用记录 (Typora)文章目录Markdown 编辑器的使用记录 (Typora)背景正文表格操作列表代码块插入图片插入链接Emoji内容列表插入公式背景今天决定尝试使用Markdown编辑器，然后看到有人推荐使用Typora，这篇博客就是使用Typora的Md写的，效果怎么样呢？正文基本操作，例如加粗、斜体，我想就不必多说了，我们来体验下Typora的表格...
2019-12-12 15:49:31
1448
原创 HDLBits 系列（39）求解带有奇校验的串口接收数据的简化电路设计
目录求助原题我的方案状态转移图我的设计等待你的方案？求助原题先给出原题：（蓝色字体，即是链接本身）We want to add parity checking to the serial receiver. Parity checking adds one extra bit after each data byte. We will use odd parity,...
2019-12-11 16:52:49
1953
4
原创 HDLBits 系列（38）值得一看的状态机设计题目
目录背景原题复现我的方案状态转移图我的设计更新方案FPGA/IC群推荐背景这是这个系列中的一个状态机的题目，但是相比于给了你完整状态转移图之类的题目，这个题目还是稍微有点难的，我实在不知道该怎么给这个博客起个什么名字？我在线等一个简单的方式去解决今天的问题，而如题所说，我用最无能的方式来解决这个问题，但简单的方式一定存在。2019/12/16更新...
2019-12-10 22:25:12
2412
8
原创 HDLBits 系列（37）此系列关于独热码的题目的疑问？
目录背景我的做法第一题第二题第三题解决办法第一题第二题第三题推荐背景目前为止，关于状态机独热码的题目，几乎没一个题目能做对，这令我疑惑？是不是题目的答案有问题？在此请大家一试？（已解决，谢谢）我的做法第一题第一题（点击蓝色字体进入题目链接做答）本人答案：module top_module ( input [6:1] y,...
2019-12-10 18:31:26
2488
2
原创 HDLBits 系列（36）Arbitration circuit implemented by FSM
目录原题复现审题我的设计设计解释原题复现原题复现：Consider the FSM described by the state diagram shown below:This FSM acts as an arbiter circuit, which controls access to some type of resource by three r...
2019-12-10 17:02:52
1393
原创 HDLBits 系列（35）Lemmings Game
目录背景Lemmings1前言原题复现我的设计Lemmings2Lemmings3背景这是一个Lemmings的简单游戏，我们通过状态机可以设计这个游戏，从简单到复杂，一步一步实现这个游戏。Lemmings1前言Lemmings1想要往左走，可是遇到左侧的障碍后，便向右转向；在向右走的过程中，如果遇到右侧的障碍，同理左转向。头脑简单的Lemmings...
2019-12-09 12:32:38
1673
原创 HDLBits 系列（34）Serial two's complememter（Mealy and Moore FSM）
目录Mealy 状态机原题复现我的设计Moore 状态机原题复现状态转移图我的设计Mealy 状态机原题复现原题复现：The following diagram is a Mealy machine implementation of the 2's complementer. Implement using one-hot encoding....
2019-12-09 12:16:17
2787
4
原创 HDLBits 系列（33）Sequence Recognition with Mealy FSM
目录原题复现状态转移图我的设计测试原题复现原题重现：Implement a Mealy-type finite state machine that recognizes the sequence "101" on an input signal named x. Your FSM should have an output signal, z, that is as...
2019-12-09 10:36:46
1718
原创 HDLBits 系列（32）Sequence recognition（序列检测）
目录原题复现审题状态转移图我的设计原题复现原题复现：Synchronous HDLC framing involves decoding a continuous bit stream of data to look for bit patterns that indicate the beginning and end of frames (packets). See...
2019-12-08 16:50:03
1981
原创 HDLBits 系列（31）Serial Receiver and Datapath
目录序言原题复现我的设计序言上篇博文：HDLBits 系列（30）Serial Receiver写了串行接收器如何接收8位串行数据，正确接收8位串行数据后给一个接收完毕标志信号，这篇博文来继续进一步输出正确接收的串行数据，在done有效时刻输出并行的8bit数据。特别容易实现，对上篇博客的代码进行略微添加即可。需要注意的是这种uart协议先发送的bit位为低bit位...
2019-12-07 20:40:23
1663
原创 HDLBits 系列（30）Serial Receiver
目录序言原题复现翻译状态转移图我的设计设计解释序言所谓的串行接收器（Serial Receiver），类似，或者根本就是Uart的协议的一种形式，Uart的接收器部分，如何实现呢？原题复现原题传送：In many (older) serial communications protocols, each data byte is sent along ...
2019-12-07 19:59:01
2109
原创 HDLBits 系列（29）PS/2 mouse protocol（PS/2 packet parser and datapath）
目录序言原题传送题目解释我的设计序言上篇博客：HDLBits 系列（28）PS/2 mouse protocol（PS/2 packet parser）只对PS/2 mouse protocol的数据流检测到了之后输出检测到了的标志done，但是没有输出检测数据，这一篇博客接着设计。原题传送Fsm ps2dataNow that you have a ...
2019-12-07 18:19:07
1660
3
原创 HDLBits 系列（28）PS/2 mouse protocol（PS/2 packet parser）
目录原题复现审题状态转移图我的设计原题复现原题传送The PS/2 mouse protocol sends messages that are three bytes long. However, within a continuous byte stream, it's not obvious where messages start and end. Th...
2019-12-07 16:02:18
1723
原创 HDLBits 系列（27）孰对孰错 之 Fsm onehot？
目录前言原题复现审题我的设计测试吐槽最后的解决方案前言今天的这个问题，并没有满意的解决，路过的朋友，看出问题所在的，可以给个评论，谢谢。原题复现Fsm onehot下面是一个最基础的状态机的一部分，这是一个题目，我们用最常规的方式来解决它。原题传送审题上图是一个状态转移图，我们用给出的输入输出模型来实现这个状态机，确切的说，这不是一个完整...
2019-12-06 21:00:01
2561
7
原创 HDLBits 系列（26）独热码有限状态机实现的两种方式
目录序言原题复现设计1设计2最后一句话序言这篇博客的标题起的，好像就是为独热码而讨论的，其实不然，下面给出一个题目，用任何方式的状态编码都可以，但是我就想讨论下用独热码来实现。一种写法是上篇博客写的那样，用简单的方式实现状态转移。原题复现先给出原题：The following is the state transition table for a Moo...
2019-12-01 21:12:51
1883
原创 HDLBits 系列（25）独热码有限状态机实现的简单方式
目录原题重现一点解释最终实现原题重现The following is the state transition table for a Moore state machine with one input, one output, and four states. Use the following one-hot state encoding: A=4'b0001, B=4'...
2019-12-01 20:36:11
3075
1
反馈清零以及反馈置数计数器（内含Verilog HDL代码及文档）
2018-05-19
模60计数器（通过计数器级联得到）
2018-05-19
数字时钟计数器（包含代码及说明文档）
2018-05-19
乘法器的verilog HDL设计汇总
2018-05-15
移位相加乘法器的verilog HDL设计代码
2018-05-15
串行乘法器verilog HDL设计代码
2018-05-15
查表法乘法器verilog HDL设计代码及其测试文件
2018-05-15
复数乘法器的verilog HDL设计代码及其测试文件（修改版）
2018-05-15
向量乘法器的verilog HDL设计代码及其测试文件（修改版）
2018-05-15
复数乘法器的verilog HDL设计代码
2018-05-14
Wallace树乘法器专题研究
2018-05-14
Wallace树乘法器verilog代码
2018-05-14
数字频率计verilog代码
2018-05-05
chapter2_clocks_resets
2020-06-10
AN10007-Jitter-and-measurement
2020-06-10
Best-FPGA-Development-Practices-2014-02-20
2020-06-10
aurora_8b10b_0_ex_framing.7z
2020-05-14
aurora streaming工程例子程序.zip
2020-05-13
KC705.rar压缩包
2019-12-31
Spartan-6 Libraries Guide for HDL Designs
2018-08-11
西电数值分析ppt合集
2018-07-12
数值分析总览
2018-06-28
8421BCD码计数器（内含文档及Verilog HDL设计代码）
2018-05-19
可逆计数器（内含文档及Verilog HDL设计代码）
2018-05-19
环形计数器、扭环计数器（内含文档及verilog HDL代码）
2018-05-19
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人