2020年04月_李锐博恩

12月 10月 09月 08月 07月 06月 05月 04月 03月 02月 01月

原创 FPGA/IC技术交流2020

如有意愿进群，可以加我微信：ljs521615，邀你进群（加我时候记得备注csdn）。

2020-04-29 17:12:48 6448 1

原创 FPGA之道（84）功能仿真之Verilog Test Fixture

文章目录前言Verilog Test Fixture“Hello world”之Verilog Test Fixture待仿真设计仿真示例示例详解仿真结果继承描述语法时间相关语法系统时间单位及精度设定延时等待语法有限等待语句无限等待语句变换等待语句边沿等待语句条件等待语句赋值等待语句阻塞赋值等待语句非阻塞赋值等待语句时钟激励语法占空比50%时钟产生方法高、低电平参数时钟产生法占空比、周期参数时钟产...

2020-04-15 20:50:59 2918

原创 FPGA之道（83）功能仿真之仿真语法（Graphic Waveform ）

文章目录前言仿真语法Graphic Waveform数字波形简介从实际到仿真实际系统检测软件仿真模拟“Hello world”之Graphic Waveform待仿真设计一些绘制波形的操作添加端口创建时钟信号钳制与释放信号电平翻转生成随机序列总线设置一些观察波形的操作波形缩放总线观察添加时标边沿寻找波形仿真结果分析及重要注意事项一、如果判断仿真结果对与错？二、仿真0时刻的意义。三、“边沿对边沿”的...

2020-04-14 22:01:30 2320

原创 FPGA之道（82）功能仿真之仿真原理

文章目录前言功能仿真篇仿真原理串行模仿并行思路分析有限模仿无限思路分析组合逻辑仿真原理时序逻辑仿真原理HDL的仿真原理仿真时间与物理时间前言本文摘自《FPGA之道》。功能仿真篇功能仿真是所有仿真类型中最重要的，也是占项目开发比重最大的仿真，对任何一个项目的开发来说几乎都是必须的，所以在此单独使用一个篇章对它进行介绍。因此，本篇所指的“仿真”若无特别说明，皆泛指功能仿真。仿真原理功能仿真...

2020-04-14 12:58:11 2651

原创 FPGA之道（81）静态时序分析（七）根据时序报告修改设计（基于ISE的UCF文件语法）

文章目录前言根据时序报告修改设计时序分析报告示例待分析设计时序约束文件时序报告简介报告综述内部时钟报告输入接口报告输出接口报告输出数据延迟报告输出时钟延迟报告同步输出综合报告常见问题及修改可以不改的一些问题常见时序收敛的手段逻辑化简&结构调整分布调整缓存降频复用&逻辑拆分&流水线&使能链模块输入、输出寄存处理时钟上树DCM、PLL相位调整使用延迟模块使用综合约束改变...

2020-04-13 19:32:22 4815

原创 FPGA之道（80）静态时序分析（六）常用时序约束介绍（基于ISE的UCF文件语法）

注意，时序分析环节仅仅是用来对FPGA设计的实现进行评估并给出相应的结果报告，它并不会对FPGA设计进行改变。但如果我们在使用诸如ISE、Quarters这样的集成开发环境时，如果在映射环节还没开始前就添加一些时序约束信息，则这些编译器每完成一部分布局布线工作，便会调用相应时序分析工具进行一次时序分析，如果发现分析结果不符合要求，则会返回重来。像这样，编译器经过多次反复努力，力求达到时序约束中的要求，从而给我们一种“时序分析改变FPGA实现”的错觉。

2020-04-06 14:47:44 5000

原创 FPGA之道（79）静态时序分析（五）外部接口的相关时序分析

文章目录前言外部接口相关时序分析功能仿真对接口分析的帮助纯输入接口纯时钟输入接口纯同步输入接口纯异步输入接口同步输入异步采集纯输出接口纯时钟输出接口纯同步输出接口纯异步输出接口异步生成同步输出可完全拆解复合接口不可完全拆解复合接口纯组合逻辑接口输入、输出直接共用时钟接口输入为主的直接共用时钟接口输出为主的直接共用时钟接口输入、输出间接共用时钟接口前言本文摘自于：《FPGA之道》。外部接口相关...

2020-04-04 22:22:21 2229

原创 FPGA之道（78）静态时序分析（四）内部时钟相关时序分析

文章目录前言内部时钟相关时序分析单时钟域时序分析多时钟域时序分析同源时钟的时序分析PLL、DCM的时序分析相关时钟的时序分析数据用作时钟的时序分析异步逻辑时序分析多时钟驱动同一时钟域的时序分析Latch相关的时序分析前言本文摘自于：《FPGA之道》。内部时钟相关时序分析时序分析的情形可以概括分为两大类：一类是和内部时钟相关的时序分析，它用来保证FPGA内部逻辑可以对数据进行正确处理；另一类...

2020-04-04 21:49:38 2507

反馈清零以及反馈置数计数器（内含Verilog HDL代码及文档）

任意模值计数器包含反馈清零计数器以及反馈置数计数器等，本文档给出了反馈清零计数器和反馈置数计数器的verilog设计代码以及文档描述，仿真等

2018-05-19

模60计数器（通过计数器级联得到）

下面描述的是一个模60计数器，该计数器通过将模10计数器和模6计数器级联的方式构成，每当模10计数器计数到1001时，模6计数器就会计数加1，直至计数到60时，即模6计数器到达0101、模10计数器到达1001时，计数状态又回到00000000，然后重新计数。

2018-05-19

数字时钟计数器（包含代码及说明文档）

简单的数字时钟计数器，其实现方法也是通过计数器的级联，由两个模60计数器和一个模24计数器子模块共同构成，下面的这段代码采用结构性描述方法，U1,U2,U3为调用的两个模60计数器和一个模24计数器子模块，模60计数器实现分秒的计数，模24计数器实现小时的计数。

2018-05-19

乘法器的verilog HDL设计汇总

从做实验遇到Wallace树乘法器开始，对乘法器的理解受到了阻碍，于是接下来的一个星期，专门研究汇总乘法器的verilog HDL设计，最终算是大概完成。这里给出了7种乘法器的设计。希望遇到问题而无助的你能够找到方向。

2018-05-15

移位相加乘法器的verilog HDL设计代码

从被乘数的最低位开始判断，若为1，则乘数左移i（i=0,1...(WIDTH-1)）位后，与上一次和相加；若为0，则乘数左移i位后，以0相加。直至被乘数的最高位。

2018-05-15

流水线乘法器verilog HDL代码设计

多级流水线结构，是一种并行的方式，将相邻的两个部分的结果再加到最终的输出乘积上，即排列成一个二叉树形式的结构。

2018-05-15

串行乘法器verilog HDL设计代码

移位相加法乘法器设计原理是从被乘数的最低位开始判断，若为1，则乘数左移i（i=0,1...(WIDTH-1)）位后，与上一次和相加；若为0，则乘数左移i位后，以0相加，直至被乘数的最高位。

2018-05-15

查表法乘法器verilog HDL设计代码及其测试文件

查找表乘法器就是将乘积放在存储器中，将操作数作为地址访问存储器，得到的输出结果就是乘法器的运算结果。这种乘法器的运算速度就等于所使用的存储器的速度，一般用于较小规模的乘法器。

2018-05-15

复数乘法器的verilog HDL设计代码及其测试文件（修改版）

本压缩文件包括复数乘法器以及其测试文件，复数乘法器本身原理简单，但其乘积项运用到了Wallace树乘法器，所以本代码是在Wallace树乘法器的基础上的复数乘法器。

2018-05-15

向量乘法器的verilog HDL设计代码及其测试文件（修改版）

本压缩文件包括向量乘法器以及其测试文件，向量乘法器本身原理简单，但其乘积项运用到了Wallace树乘法器，所以本代码是在Wallace树乘法器的基础上的向量乘法器。

2018-05-15

向量乘法器的verilog HDL设计代码

基于Wallace乘法器生成乘积项，向量乘法器自然而然得到。

2018-05-14

复数乘法器的verilog HDL设计代码

复数乘法器本身十分很简单，这里复数乘法器的乘积项的计算调用了wallace树乘法器，故本乘法器的verilog HDL代码中包括了wallace树乘法器模块。仔细内容请浏览我的博客。

2018-05-14

Wallace树乘法器专题研究

看了很多个博客，看了很多本书，就为了研究一个wallace树乘法器，研究了几天，没有任何一个资源把这个问题写的仔仔细细，明明白白，痛苦万分。功夫不负有心人，经过几天的研究以及同学的帮助，最终解决了这个问题，于是同大家分享。希望你们遇到这个问题能够前进地更容易点。

2018-05-14

Wallace树乘法器verilog代码

在乘法器的设计中采用树形乘法器，可以减少关键路径和所需的加法器单元数目，Wallace树乘法器就是其中的一种。下面以一个4*4位乘法器为例介绍Wallace树乘法器及其Verilog HDL实现。

2018-05-14

巴克码相关器设计

巴克码相关器能够检测巴克码序列峰值，并且能够在1bits错误的情况下检测巴克码序列峰值。

2018-05-05

数字频率计verilog代码

设计一个8位数字显示的简易频率计。能够测试10Hz~10MHz的防波信号。电路的基准时钟为1Hz，要求测量值以8421BCD码形式输出。系统有复位键。

2018-05-05

chapter2_clocks_resets

文中谈到了FPGA以及ASIC设计中的复位策略，对于实际工程实践以及笔试面试还有专业人员阅读都是很好的资料，复位是一个常谈的话题，这个文档就能让你明白复位的设计。

2020-06-10

AN10007-Jitter-and-measurement

时钟抖动问题很常见，也是笔试面试常考的内容，该文档提供了时钟抖动的定义以及测量方式，对于想要了解时钟抖动的学生以及专业人士可以参考。

2020-06-10

Best-FPGA-Development-Practices-2014-02-20

这是一篇讲解FPGA开发的论文，从PCB设计、RTL设计以及FPGA设计的各种流程都有涉及，有兴趣的可以看下！

2020-06-10

aurora_8b10b_0_ex_framing.7z

这是一个用户接口格式为framing格式的aurora协议工程，配合博客使用：https://reborn.blog.csdn.net/article/details/106088264 详细分析在博客上。

2020-05-14

aurora streaming工程例子程序.zip

自己定制的一个通道的aurora IP核生成的例子程序，包含仿真，仅仅是为了学习aurora协议，streaming 用户接口。

2020-05-13

KC705.rar压缩包

资源内容包括Kc705相关资料，原理图（kc705_Schematic_xtp132_rev1_1）（ug810_KC705_Eval_Bd）（ug883_K7_KC705_Eval_Kit）（xapp554-xadc-layout-guidelines）

2019-12-31

阵列信号处理及其MATLAB实现

很多人求之不得的一本书，这本书对于阵列信号处理的学习至关重要，可以这么难说，弄懂了这本书，你的科研道路将会容易很多，但是弄懂也不容易哦。

2018-11-15

Spartan-6 Libraries Guide for HDL Designs

本文档是Spartan-6的设计元素用户手册，包括各种原语，IP核以及硬件宏等底层资源的详细讲解。

2018-08-11

EV10AQ190（ADC采样芯片）数据手册

本ADC采样芯片说明书说明了ADC采样的工作模式，以及一些时序图，对硬件的学习很有帮助！

2018-07-15

西电数值分析ppt合集

数值积分是一门重要的学科，展现了一些列运算的数值计算方法，这些方法可以直接应用到计算机中，例如微积分运算，曾在高等数学中计算的方法，不适合用于编程实现，或者计算机实现，而数值积分正是研究这些问题的，数值积分内容很多，需要认真研究。本教程只包括知识点的介绍，不包括计算机编程的知识。

2018-07-12

数值分析总览

本讲义为数值分析讲义的绪论，大体介绍了数值分析的发展，以及数值分析解决的一些列问题，让我们对数值分析有一个总体的认识，这是后面学习的一个铺垫，同时，本教程也讲了绝对误差，相对误差，有效数字以及它们之间的关系，仔细阅读能让人受益匪浅。

2018-06-28

插值与曲线拟合专题

插值问题和函数逼近问题都可归结为函数逼近问题，本文档重要讲插值法，包括一般插值概念，由于其局限性，由此引申到拉格朗日插值，牛顿插值，分段低次插值等等。

2018-06-28

信号产生器

内含状态转移类型信号产生器、移位寄存器型信号产生器、计数器加组合输出网络类型信号产生器

2018-05-20

8421BCD码计数器（内含文档及Verilog HDL设计代码）

计数器实现的模制为24，clr为异步清零信号，当时钟上升沿到来或clr下降沿到来， clr = 0时，计数器清零为0000_0000。该计数器的计数过程为，当输出信号的低4位（即 dout[3:0]）从0000计数到1001后（即十进制的0 ~ 9），高4位（即dout[3:4]）计数加1，当计数计到23时（即0010_0011），计数器又清零为0000_0000，然后重新开始计数。

2018-05-19

可逆计数器（内含文档及Verilog HDL设计代码）

可逆计数器是一种双向计数器，可以进行递增计数，也可以进行递减计数，根据计数控制信号的不同，在时钟脉冲的作用下，计数器可以进行加1或减1的操作。下面描述的是一个位宽为4的可逆计数器，即该计数器在不同控制信号下可以分别实现加法计数和减法计数的功能。

2018-05-19

环形计数器、扭环计数器（内含文档及verilog HDL代码）

移位型计数器包括环形计数器以及扭环计数器，原理差不多，几乎相同，但又各自有各自的精彩之处。本资源包括二者的Verilog HDL设计代码以及文档分析。

2018-05-19

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人